收藏本站
参数资料
型号： DSPB56366AG120
厂商： Freescale Semiconductor
文件页数： 53/110页
文件大小： 0K
描述： IC DSP 24BIT AUD 120MHZ 144-LQFP
产品变化通告： Product Discontinuation 24/Feb/2012
标准包装： 60
系列： DSP56K/Symphony
类型： 音频处理器
接口： 主机接口，I²C，SAI，SPI
时钟速率： 120MHz
非易失内存： ROM（240 kB）
芯片上RAM： 69kB
电压 - 输入/输出： 3.30V
电压 - 核心： 3.30V
工作温度： -40°C ~ 110°C
安装类型： 表面贴装
封装/外壳： 144-LQFP
供应商设备封装： 144-LQFP（20x20）
包装： 托盘
DSP56366 Technical Data, Rev. 3.1
Freescale Semiconductor
3-21
150 CAS assertion to data not valid (write)
tDH
2.5
× T
C 4.0
21.0
—
ns
151 WR assertion to CAS assertion
tWCS
1.25
× T
C 4.3
8.2
—
ns
152 Last RD assertion to RAS deassertion
tROH
3.5
× T
C 4.0
31.0
—
ns
153 RD assertion to data valid
tGA
2.5
× T
C 7.0
—
18.0
ns
154 RD deassertion to data not valid6
tGZ
0.0
—
ns
155 WR assertion to data active
0.75
× T
C 0.3
7.2
—
ns
156 WR deassertion to data high impedance
0.25
× T
C
—2.5
ns
1 The number of wait states for Page mode access is specified in the DCR.
2 The refresh period is specified in the DCR.
3 The asynchronous delays specified in the expressions are valid for DSP56366.
4 All the timings are calculated for the worst case. Some of the timings are better for specific cases (e.g., t
PC equals 4 × TC for
read-after-read or write-after-write sequences).
5 BRW[1:0] (DRAM control register bits) defines the number of wait states that should be inserted in each DRAM out-of
page-access.
6 RD deassertion will always occur after CAS deassertion; therefore, the restricted timing is t
OFF and not tGZ.
Table 3-12
DRAM Page Mode Timings, Four Wait States1, 2, 3
No.
Characteristics
Symbol
Expression4
Min
Max
Unit
131
Page mode cycle time for two consecutive accesses of the same
direction.
Page mode cycle time for mixed (read and write) accesses
tPC
5
× T
C
4.5
× T
C
41.7
37.5
—
ns
132
CAS assertion to data valid (read)
tCAC
2.75
× T
C 7.0
—
15.9
ns
133
Column address valid to data valid (read)
tAA
3.75
× T
C 7.0
—
24.2
ns
134
CAS deassertion to data not valid (read hold time)
tOFF
0.0
—
ns
135
Last CAS assertion to RAS deassertion
tRSH
3.5
× T
C 4.0
25.2
—
ns
136
Previous CAS deassertion to RAS deassertion
tRHCP
6
× T
C 4.0
46.0
—
ns
137
CAS assertion pulse width
tCAS
2.5
× T
C 4.0
16.8
—
ns
138
Last CAS deassertion to RAS assertion5
BRW[1:0] = 00
BRW[1:0] = 01
BRW[1:0] = 10
BRW[1:0] = 11
tCRP
2.75
× T
C 6.0
4.25
× T
C 6.0
5.25
× T
C 6.0
7.25
× T
C 6.0
—
37.7
54.4
—
ns
139
CAS deassertion pulse width
tCP
2
× T
C 4.0
12.7
—
ns
Table 3-11
DRAM Page Mode Timings, Three Wait States1, 2, 3 (continued)
No.
Characteristics
Symbol
Expression4
Min
Max
Unit
相关PDF资料
PDF描述
DSPB56367AG150 IC DSP 24BIT 150MHZ 144-LQFP
DSPB56371AF180 IC DSP 24BIT 180MHZ 80-LQFP
DSPB56374AEC IC DSP 24BIT 150MHZ 52-LQFP
DSPB56720CAG DSP 24BIT AUD 200MHZ 144-LQFP
DSPB56724AG DSP 24BIT AUD 250MHZ 144-LQFP
相关代理商/技术参数
参数描述
DSPB56366PV120 制造商:Motorola Inc 功能描述: 制造商:Freescale Semiconductor 功能描述:IC 制造商:MOTOROLA 功能描述:
DSPB56367AG150 功能描述:数字信号处理器和控制器 - DSP, DSC 150Mhz/150MIPS RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
DSPB56367PV150 功能描述:数字信号处理器和控制器 - DSP, DSC 150Mhz/ 150MIPS RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
DSPB5636AG120 制造商:Freescale Semiconductor 功能描述:
DSPB56371AF150 功能描述:数字信号处理器和控制器 - DSP, DSC 150 MHZ VERSION DSPB371 RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*