收藏本站
参数资料
型号： EP20K100BC324-3
厂商： ALTERA CORP
元件分类： PLD
英文描述： LOADABLE PLD, PBGA324
文件页数： 55/68页
文件大小： 975K
代理商： EP20K100BC324-3
59
4317K–AVR–03/2013
AT90PWM2/3/2B/3B
0x010
rjmp
TIM0_COMPA
; Timer0 Compare A Handler
0x011
rjmp
TIM0_OVF
; Timer0 Overflow Handler
0x012
rjmp
ADC
; ADC Conversion Complete Handler
0x013
rjmp
EXT_INT1
; IRQ1 Handler
0x014
rjmp
SPI_STC
; SPI Transfer Complete Handler
0x015
rjmp
USART_RXC
; USART, RX Complete Handler
0x016
rjmp
USART_UDRE
; USART, UDR Empty Handler
0x017
rjmp
USART_TXC
; USART, TX Complete Handler
0x018
rjmp
EXT_INT2
; IRQ2 Handler
0x019
rjmp
WDT
; Watchdog Timer Handler
0x01A
rjmp
EE_RDY
; EEPROM Ready Handler
0x01B
rjmp
TIM0_COMPB
; Timer0 Compare B Handler
0x01C
rjmp
EXT_INT3
; IRQ3 Handler
0x01F
rjmp
SPM_RDY
; Store Program Memory Ready Handler
;
0x020RESET:
ldi
r16, high(RAMEND); Main program start
0x021
out
SPH,r16
; Set Stack Pointer to top of RAM
0x022
ldi
r16, low(RAMEND)
0x023
out
SPL,r16
0x024
sei
; Enable interrupts
0x025
<instr>
xxx
...
When the BOOTRST Fuse is unprogrammed, the Boot section size set to 2K bytes and the
IVSEL bit in the MCUCR Register is set before any interrupts are enabled, the most typical and
general program setup for the Reset and Interrupt Vector Addresses in AT90PWM2/2B/3/3B is:
Address
Labels Code
Comments
0x000
RESET: ldi
r16,high(RAMEND); Main program start
0x001
out
SPH,r16
; Set Stack Pointer to top of RAM
0x002
ldi
r16,low(RAMEND)
0x003
out
SPL,r16
0x004
sei
; Enable interrupts
0x005
<instr>
xxx
;
.org 0xC01
0xC01
rjmp
PSC2_CAPT
; PSC2 Capture event Handler
0xC02
rjmp
PSC2_EC
; PSC2 End Cycle Handler
...
;
0xC1F
rjmp
SPM_RDY
; Store Program Memory Ready Handler
When the BOOTRST Fuse is programmed and the Boot section size set to 2K bytes, the most
typical and general program setup for the Reset and Interrupt Vector Addresses in
AT90PWM2/2B/3/3B is:
Address
Labels Code
Comments
.org 0x001
0x001
rjmp
PSC2_CAPT
; PSC2 Capture event Handler
0x002
rjmp
PSC2_EC
; PSC2 End Cycle Handler
...
;
0x01F
rjmp
SPM_RDY
; Store Program Memory Ready Handler
相关PDF资料
PDF描述
EP20K100BI324-1 LOADABLE PLD, PBGA324
EP20K100BI324-2 LOADABLE PLD, PBGA324
EP20K100BI324-3 LOADABLE PLD, PBGA324
EP20K100BC484-1 LOADABLE PLD, PBGA484
EP20K100BC484-2 LOADABLE PLD, PBGA484
相关代理商/技术参数
参数描述
EP20K100BC356-1 功能描述:FPGA - 现场可编程门阵列 CPLD - APEX 20K 416 Macro 252 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
EP20K100BC356-1ES 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA
EP20K100BC356-1V 制造商:Rochester Electronics LLC 功能描述:- Bulk
EP20K100BC356-2 功能描述:FPGA - 现场可编程门阵列 CPLD - APEX 20K 416 Macro 252 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
EP20K100BC356-2ES 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*