- 您现在的位置：买卖IC网 > PDF目录11568 > IDT82V2108BB (IDT, Integrated Device Technology Inc)IC FRAMER T1/J1/E1 8CH 144-BGA PDF资料下载
参数资料
| 型号： | IDT82V2108BB |
| 厂商： | IDT, Integrated Device Technology Inc |
| 文件页数： | 244/292页 |
| 文件大小： | 0K |
| 描述： | IC FRAMER T1/J1/E1 8CH 144-BGA |
| 标准包装： | 10 |
| 控制器类型： | T1/E1/J1 调帧器 |
| 接口： | 并联 |
| 电源电压： | 2.97 V ~ 3.63 V |
| 电流 - 电源： | 160mA |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 144-BGA |
| 供应商设备封装： | 144-PBGA（13x13） |
| 包装： | 托盘 |
| 其它名称： | 82V2108BB |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页当前第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页
IDT82V2108
T1 / E1 / J1 OCTAL FRAMER
Functional Description
45
March 5, 2009
3.11.2.1
Receive Clock Slave Mode
In the Receive Clock Slave Mode, the bit rate on the RSDn pin is
1.544Mb/s. However, if the system clock rate is 2.048MHz, the received
data stream (1.544 Mb/s) should be converted to the same rate as the
system side, that is, to work in T1/J1 mode E1 rate. Thus, the
RSCCK2M (b4, T1/J1-001H) and the RSCCK8M (b3, T1/J1-001H)
should be set to logic 1 and 0 respectively. The conversion complies as
follows: One dummy byte is inserted in the system side before 3 bytes of
Frame N from the device are converted. This process repeats 8 times
and the conversion of Frame N of 1.544M bit/s data rate to 2.048M bit/s
data rate is completed. However, the F-bit of Frame N of the 1.544M bit/
s data rate is inserted as the 8th bit of the N of the 2.048M bit/s data rate
(refer to Figure 24).
Figure 24. T1/J1 To E1 Format Conversion
In the Receive Clock Slave Mode, the Receive Side System Com-
mon Clock (RSCCK) is provided by the system side. It is used as a com-
mon timing clock for all eight framers. The speed of RSCCK can be
1.544MHz or 2.048MHz. When it is 2.048MHz, RSCCK can be chosen
by the CMS (b4, T1/J1-078H) to be the same as the received data
(2.048Mb/s), or double the received data (4.096 Mb/s). The CMS (b4,
T1/J1-078H) of the eight framers should be set to the same value. If the
speed of RSCCK is double the received data stream, there will be two
active edges in one bit duration. In this case, the RSD_RSCFS_EDGE
(b5, T1/J1-078H) determines the active edge to update the signal on the
RSDn, RSSIGn and RSFSn pins; however, the pulse on RSCFS is
always sampled on its first active edge.
In the Receive Clock Slave Mode, the Receive Side System Com-
mon Frame Pulse (RSCFS) is used as a common framing signal to align
the data stream for all eight framers. RSCFS asserts on each F-bit and
its valid polarity is configured by the FPINV (b6, T1/J1-078H).
In the Receive Clock Slave Mode, RSFSn can indicate each F-bit
of SF/ESF, every second F-bit, the first F-bit of every 12 frames (in SF
format) or every 24 frames (in ESF format). All the indications are
selected by the RSFSP (b2, T1/J1-001H) and ALTIFP (b1, T1/J1-001H).
The valid polarity of RSFSn is configured by the FPINV (b6, T1/J1-
078H).
The Receive Clock Slave Mode includes two sub-modes: Receive
Clock Slave RSCK Reference Mode and Receive Clock Slave External
Signaling Mode. Note that if the receive system interface is configured to
operate in T1/J1 mode E1 rate, framer 1, 3, 5, 7 must be configured in
the same sub-mode and framer 2, 4, 6, 8 must be configured in the
same sub-mode.
3.11.2.1.1
Receive Clock Slave RSCK Reference Mode
In this mode (refer to Figure 9), the data on the system interface is
clocked by RSCCK. The active edge of RSCCK to sample the data on
the RSCFS pin or to update the data on the RSDn and RSFSn pins is
determined by the following bits in the registers (refer to Table 22).
each channel is the first bit to be output.
Besides all the common functions described in the Receive Clock
Slave mode, the special feature in this mode is that the multi-functional
pin RSCKn/RSSIGn is used as RSCKn to output a reference clock.
RSCKn can be chosen by the RSCKSEL (b5, T1/J1-001H) to output a
jitter attenuated 1.544MHz (i.e., smoothed LRCKn) or 8KHz clock
(smoothed LRCKn divided by 193).
TS0
TS1
TS2
TS3
TS4
TS5
TS6
TS31
TS0
CH1
CH2
CH3
CH4
CH5
CH24
the 8th bit
F
inserted
the 8th bit
inserted
F
TS1
CH1
2.048M bit/s
1.544M bit/s
Table 22: Active Edge Selection of RSCCK (in T1/J1 Receive Clock
Slave RSCK Reference Mode)
the Bit Determining the Active Edge of RSCCK
RSCFS
RSCFSFALL (b1, T1/J1-003H)
RSFSn
RSCCKRISE (b0, T1/J1-003H)
RSDn
Note:
The RSCFSFALL (b1, T1/J1-003H) of the eight framers should be set to the same value
to ensure RSCFS for the eight framers is sampled on the same active edge.
It is a special case when the CMS (b4, T1/J1-078H) is logic 1 and the RSCFSFALL (b1,
T1/J1-003H) is not equal to RSCCKRISE (b0, T1/J1-003H). The RSD_RSCFS_EDGE
(b5, T1/J1-078H) is invalid and the signals on the RSDn and the RSFSn pins are updated
on the first active edge of RSCCK.
相关PDF资料 |
PDF描述 |
|---|---|
| PIC16LF1936T-I/MV | IC MCU 8BIT 14KB FLASH 28UQFN |
| VI-25K-IX-S | CONVERTER MOD DC/DC 40V 75W |
| IDT82V2108PXG | IC FRAMER T1/J1/E1 8CH 128-PQFP |
| VI-254-IX-S | CONVERTER MOD DC/DC 48V 75W |
| IDT82V2108PX | IC FRAMER T1/J1/E1 8CH 128-PQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IDT82V2108BBG | 功能描述:IC FRAMER T1/J1/E1 8CH 144-BGA RoHS:是 类别:集成电路 (IC) >> 接口 - 控制器 系列:- 标准包装:4,900 系列:- 控制器类型:USB 2.0 控制器 接口:串行 电源电压:3 V ~ 3.6 V 电流 - 电源:135mA 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:36-VFQFN 裸露焊盘 供应商设备封装:36-QFN（6x6） 包装:* 其它名称:Q6396337A |
| IDT82V2108PX | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:否 类别:集成电路 (IC) >> 接口 - 控制器 系列:- 标准包装:4,900 系列:- 控制器类型:USB 2.0 控制器 接口:串行 电源电压:3 V ~ 3.6 V 电流 - 电源:135mA 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:36-VFQFN 裸露焊盘 供应商设备封装:36-QFN（6x6） 包装:* 其它名称:Q6396337A |
| IDT82V2108PX8 | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:否 类别:集成电路 (IC) >> 接口 - 控制器 系列:- 标准包装:4,900 系列:- 控制器类型:USB 2.0 控制器 接口:串行 电源电压:3 V ~ 3.6 V 电流 - 电源:135mA 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:36-VFQFN 裸露焊盘 供应商设备封装:36-QFN（6x6） 包装:* 其它名称:Q6396337A |
| IDT82V2108PXG | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 类别:集成电路 (IC) >> 接口 - 控制器 系列:- 标准包装:4,900 系列:- 控制器类型:USB 2.0 控制器 接口:串行 电源电压:3 V ~ 3.6 V 电流 - 电源:135mA 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:36-VFQFN 裸露焊盘 供应商设备封装:36-QFN（6x6） 包装:* 其它名称:Q6396337A |
| IDT82V2108PXG8 | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 类别:集成电路 (IC) >> 接口 - 控制器 系列:- 标准包装:4,900 系列:- 控制器类型:USB 2.0 控制器 接口:串行 电源电压:3 V ~ 3.6 V 电流 - 电源:135mA 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:36-VFQFN 裸露焊盘 供应商设备封装:36-QFN（6x6） 包装:* 其它名称:Q6396337A |
发布紧急采购，3分钟左右您将得到回复。