- 您现在的位置：买卖IC网 > PDF目录11568 > IDT82V2108BB (IDT, Integrated Device Technology Inc)IC FRAMER T1/J1/E1 8CH 144-BGA PDF资料下载
参数资料
| 型号： | IDT82V2108BB |
| 厂商： | IDT, Integrated Device Technology Inc |
| 文件页数： | 287/292页 |
| 文件大小： | 0K |
| 描述： | IC FRAMER T1/J1/E1 8CH 144-BGA |
| 标准包装： | 10 |
| 控制器类型： | T1/E1/J1 调帧器 |
| 接口： | 并联 |
| 电源电压： | 2.97 V ~ 3.63 V |
| 电流 - 电源： | 160mA |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 144-BGA |
| 供应商设备封装： | 144-PBGA（13x13） |
| 包装： | 托盘 |
| 其它名称： | 82V2108BB |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页当前第287页第288页第289页第290页第291页第292页
IDT82V2108
T1 / E1 / J1 OCTAL FRAMER
Functional Description
84
March 5, 2009
3.19
JITTER ATTENUATOR (RJAT/TJAT)
The Jitter Attenuator of each framer operates independently
3.19.1
E1 MODE
Two Jitter Attenuators are provided independently in the receive
path and the transmit path.
The Jitter Attenuator integrates a FIFO and a DPLL. The smoothed
clock output from the jitter attenuator is generated by adaptively dividing
the 49.152MHz XCK according to the phase difference between the out-
put smoothed clock and the input reference clock. The ratio between the
frequency of the input reference clock and the frequency applied to the
phase discriminator input is equal to the (N1 + 1) (the N1 is in b7~0, E1-
021H for receive path and in b7~0, E1-025H for transmit path). The ratio
between the frequency of the output smoothed clock and the frequency
applied to the phase discriminator input is equal to the (N2 + 1) (the N2
is in b7~0, E1-022H for receive path and in b7~0, E1-026H for transmit
path). The phase fluctuations of the input reference clock are attenuated
by dividing the input reference clock and output smoothed clock by the
(N1 + 1) and the (N2 + 1) respectively in the DPLL so that the frequency
of the output smoothed clock is equal to the average frequency of the
input reference clock. The phase fluctuations with a jitter frequency
above 8.8 Hz are attenuated by 6 dB per octave when the N1 (b7~0, E1-
021H for receive path and b7~0, E1-025H for transmit path) and the N2
(b7~0, E1-022H for receive path and b7~0, E1-026H for transmit path)
are set to their default value. It will change when the N1 and the N2 are
changed. Generally, when the N1 and the N2 increase, the curves of the
Jitter Tolerance and Jitter Transfer in the graph will left-shift and when
N1 and N2 decrease, they will right-shift. The phase fluctuations (wan-
der) with frequency below 8.8 Hz are tracked by the output smoothed
clock. The output smoothed clock is used to clock the data out of the
FIFO.
The FIFO is 48 bits deep. If data is still written into the FIFO when
the FIFO is already full, overflow will occur and the OVRI (b1, E1-020H
for receive path and b1, E1-024H for transmit path) will indicate. If data
is still read from the FIFO when the FIFO is already empty, under-run will
occur and the UNDI (b0, E1-020H for receive path and b0, E1-024H for
transmit path) will indicate. Thus, if the OVRE (b2, E1-023H for receive
path and b2, E1-027H for transmit path) and the UNDE (b3, E1-023H for
receive path and b3, E1-027H for transmit path) are set respectively, the
interrupts on the INT pin will occur. The jitter attenuation can be limited
by setting the LIMIT (b0, E1-023H for receive path and b0, E1-027H for
transmit path) to keep the FIFO 1 UI away from being full or empty.
Thus, the DPLL will track the jitter of the input reference clock by
increasing or decreasing the frequency of the output smoothed clock to
prevent the FIFO being empty or full. The FIFO can also self-center its
read pointer by setting the CENT (b4, E1-023H for receive path and b4,
E1-027H for transmit path). The FIFO can be set to be bypassed by the
FIFOBYP (b7, E1-000H for receive path and b7, E1-002H for transmit
path).
However, in the Transmit Clock Master mode, the TJAT should be
bypassed.
3.19.1.1
Jitter Characteristics
Each Jitter Attenuator block provides excellent jitter tolerance and
jitter attenuation while generating minimal residual jitter. It can accom-
modate up to 43 UIpp of input jitter at jitter frequencies above 9 Hz. For
jitter frequencies below 9 Hz, which can be correctly called wander, the
tolerance increases 20 dB per decade. In most applications the each Jit-
ter Attenuator block will limit jitter tolerance at lower jitter frequencies
only. For high frequency jitter, above 10 kHz for example, other factors
such as clock and data recovery circuitry may limit jitter tolerance and
must be considered. For low frequency wander, below 10 Hz for exam-
ple, other factors such as slip buffer hysteresis may limit wander toler-
ance and must be considered. The Jitter Attenuator blocks meet the low
frequency jitter tolerance requirements ITU-T Recommendation G.823.
The Jitter Attenuator exhibits negligible jitter gain for jitter frequen-
cies below 9 Hz, and attenuates jitter at frequencies above 9 Hz by 20
dB per decade. In most applications the Jitter Attenuator blocks will
determine jitter attenuation for higher jitter frequencies only. Wander,
below 10 Hz for example, will essentially be passed unattenuated
through the Jitter Attenuator. Jitter, above 10 Hz for example, will be
attenuated as specified, however, outgoing jitter may be dominated by
the generated residual jitter in cases where incoming jitter is insignifi-
cant. This generated residual jitter is directly related to the use of 24X
(49.152 MHz) digital phase locked loop for transmit clock generation.
The Jitter Attenuator meets the jitter transfer requirements of ITU-T
Recommendations G.737, G.738, G.739, and G.742.
3.19.1.2
Jitter Tolerance
Jitter tolerance is the maximum input phase jitter at a given jitter
frequency that a device can accept without exceeding its linear operat-
ing range, or corrupting data. For the Jitter Attenuator, the input jitter tol-
erance is 43 UIpp with no frequency offset. The frequency offset is the
difference between the frequency of XCK divided by 24 and that of the
input reference clock.
Refer to Figure 65 for the Jitter Tolerance.
3.19.1.3
Jitter Transfer
The output jitter for jitter frequencies from 0 to 9 Hz is no more than
0.1 dB greater than the input jitter. Jitter frequencies above 9 Hz are
attenuated at a level of 6 dB per octave, as shown in Figure 66.
3.19.1.4
Frequency Range
In the non-attenuating mode, that is, when the FIFO is within 1 UI of
overrunning or under running, the tracking range is 1.963 to 2.133 MHz.
The guaranteed linear operating range is 2.048 MHz ± 1278 Hz with no
jitter or XCK frequency offset.
相关PDF资料 |
PDF描述 |
|---|---|
| PIC16LF1936T-I/MV | IC MCU 8BIT 14KB FLASH 28UQFN |
| VI-25K-IX-S | CONVERTER MOD DC/DC 40V 75W |
| IDT82V2108PXG | IC FRAMER T1/J1/E1 8CH 128-PQFP |
| VI-254-IX-S | CONVERTER MOD DC/DC 48V 75W |
| IDT82V2108PX | IC FRAMER T1/J1/E1 8CH 128-PQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IDT82V2108BBG | 功能描述:IC FRAMER T1/J1/E1 8CH 144-BGA RoHS:是 类别:集成电路 (IC) >> 接口 - 控制器 系列:- 标准包装:4,900 系列:- 控制器类型:USB 2.0 控制器 接口:串行 电源电压:3 V ~ 3.6 V 电流 - 电源:135mA 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:36-VFQFN 裸露焊盘 供应商设备封装:36-QFN（6x6） 包装:* 其它名称:Q6396337A |
| IDT82V2108PX | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:否 类别:集成电路 (IC) >> 接口 - 控制器 系列:- 标准包装:4,900 系列:- 控制器类型:USB 2.0 控制器 接口:串行 电源电压:3 V ~ 3.6 V 电流 - 电源:135mA 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:36-VFQFN 裸露焊盘 供应商设备封装:36-QFN（6x6） 包装:* 其它名称:Q6396337A |
| IDT82V2108PX8 | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:否 类别:集成电路 (IC) >> 接口 - 控制器 系列:- 标准包装:4,900 系列:- 控制器类型:USB 2.0 控制器 接口:串行 电源电压:3 V ~ 3.6 V 电流 - 电源:135mA 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:36-VFQFN 裸露焊盘 供应商设备封装:36-QFN（6x6） 包装:* 其它名称:Q6396337A |
| IDT82V2108PXG | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 类别:集成电路 (IC) >> 接口 - 控制器 系列:- 标准包装:4,900 系列:- 控制器类型:USB 2.0 控制器 接口:串行 电源电压:3 V ~ 3.6 V 电流 - 电源:135mA 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:36-VFQFN 裸露焊盘 供应商设备封装:36-QFN（6x6） 包装:* 其它名称:Q6396337A |
| IDT82V2108PXG8 | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 类别:集成电路 (IC) >> 接口 - 控制器 系列:- 标准包装:4,900 系列:- 控制器类型:USB 2.0 控制器 接口:串行 电源电压:3 V ~ 3.6 V 电流 - 电源:135mA 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:36-VFQFN 裸露焊盘 供应商设备封装:36-QFN（6x6） 包装:* 其它名称:Q6396337A |
发布紧急采购，3分钟左右您将得到回复。