- 您现在的位置：买卖IC网 > Datasheet目录336 > LC4064ZC-EV (Lattice Semiconductor Corporation)BOARD EVAL FOR ISPMACH 4064ZC Datasheet资料下载
参数资料
| 型号： | LC4064ZC-EV |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 25/99页 |
| 文件大小： | 0K |
| 描述： | BOARD EVAL FOR ISPMACH 4064ZC |
| 标准包装： | 1 |
| 系列： | ispMACH®4000Z |
| 类型： | CPLD |
| 适用于相关产品： | LC4064ZC |
| 所含物品： | 板，线缆，电源 |
| 其它名称： | LC4064ZCEV |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页当前第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页
Lattice Semiconductor
ispMACH 4000V/B/C/Z Family Data Sheet
ispMACH 4000Z External Switching Characteristics (Cont.)
Over Recommended Operating Conditions
-45
-5
-75
f MAX
Parameter
t PD
t PD_MC
t S
t ST
t SIR
t SIRZ
t H
t HT
t HIR
t HIRZ
t CO
t R
t RW
t PTOE/DIS
t GPTOE/DIS
t GOE/DIS
t CW
t GW
t WIR
4
f MAX (Ext.)
Description 1, 2, 3
5-PT bypass combinatorial propagation delay
20-PT combinatorial propagation delay
through macrocell
GLB register setup time before clock
GLB register setup time before clock with T-
type register
GLB register setup time before clock, input
register path
GLB register setup time before clock with zero
hold
GLB register hold time after clock
GLB register hold time after clock with T-type
register
GLB register hold time after clock, input regis-
ter path
GLB register hold time after clock, input regis-
ter path with zero hold
GLB register clock-to-output delay
External reset pin to output delay
External reset pulse duration
Input to output local product term output
enable/disable
Input to output global product term output
enable/disable
Global OE input to output enable/disable
Global clock width, high or low
Global gate width low (for low transparent) or
high (for high transparent)
Input register clock width, high or low
Clock frequency with internal feedback
clock frequency with external feedback, [1 /
(t S + t CO )]
Min.
—
—
2.9
3.1
1.3
2.6
0.0
0.0
1.3
0.0
—
—
2.0
—
—
—
1.8
1.8
1.8
—
—
Max.
4.5
5.8
—
—
—
—
—
—
—
—
3.8
7.5
—
8.2
10.0
5.5
—
—
—
200
150
Min.
—
—
3.0
3.2
1.3
2.6
0.0
0.0
1.3
0.0
—
—
2.0
—
—
—
2.0
2.0
2.0
—
—
Max.
5.0
6.0
—
—
—
—
—
—
—
—
4.2
7.5
—
8.5
10.0
6.0
—
—
—
200
139
Min.
—
—
4.5
4.7
1.4
2.7
0.0
0.0
1.3
0.0
—
—
4.0
—
—
—
2.8
2.8
2.8
—
—
Max.
7.5
8.0
—
—
—
—
—
—
—
—
4.5
9.0
—
9.0
10.5
7.0
—
—
—
168
111
Units
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
MHz
MHz
1. Timing numbers are based on default LVCMOS 1.8 I/O buffers. Use timing adjusters provided to calculate other standards.
2. Measured using standard switching GRP loading of 1 and 1 output switching.
3. Pulse widths and clock widths less than minimum will cause unknown behavior.
4. Standard 16-bit counter using GRP feedback.
25
Timing v.2.2
相关PDF资料 |
PDF描述 |
|---|---|
| LCMXO2280C-C-EVN | BOARD CONTROL EVAL MACHXO |
| LDB100-024SW | LED POWER SUPPLY 24V 0-4A 100W |
| LDB150-048SW | LED POWER SUPPLY 24V-48V 3.125A |
| LDB200-048SW | LED POWER SUPPLY 24V-48V 4.2A |
| LDB75-048SW | LED POWER SUPPLY 24V-48V 1.56A |
相关代理商/技术参数 |
参数描述 |
|---|---|
| LC4064ZE4MN100C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:1.8V In-System Programmable Ultra Low Power PLDs |
| LC4064ZE4MN100CES | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:1.8V In-System Programmable Ultra Low Power PLDs |
| LC4064ZE4MN100I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:1.8V In-System Programmable Ultra Low Power PLDs |
| LC4064ZE4MN100IES | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:1.8V In-System Programmable Ultra Low Power PLDs |
| LC4064ZE4MN144C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:1.8V In-System Programmable Ultra Low Power PLDs |
发布紧急采购，3分钟左右您将得到回复。