参数资料
| 型号： | M1A3PE3000-FGG896I |
| 厂商： | Microsemi SoC |
| 文件页数： | 151/162页 |
| 文件大小： | 0K |
| 描述： | IC FPGA 1KB FLASH 3M 896-FBGA |
| 标准包装： | 27 |
| 系列： | ProASIC3E |
| RAM 位总计： | 516096 |
| 输入/输出数： | 620 |
| 门数： | 3000000 |
| 电源电压： | 1.425 V ~ 1.575 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 896-BGA |
| 供应商设备封装： | 896-FBGA（31x31） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页当前第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页
ProASIC3E Flash Family FPGAs
Revision 13
2-75
Timing Characteristics
Table 2-99 RAM4K9
Commercial-Case Conditions: TJ = 70°C, Worst-Case VCC = 1.425 V
Parameter
Description
–2
–1
Std. Units
tAS
Address setup time
0.25 0.28 0.33
ns
tAH
Address hold time
0.00 0.00 0.00
ns
tENS
REN, WEN setup time
0.14 0.16 0.19
ns
tENH
REN, WEN hold time
0.10 0.11 0.13
ns
tBKS
BLK setup time
0.23 0.27 0.31
ns
tBKH
BLK hold time
0.02 0.02 0.02
ns
tDS
Input data (DIN) setup time
0.18 0.21 0.25
ns
tDH
Input data (DIN) hold time
0.00 0.00 0.00
ns
tCKQ1
Clock High to new data valid on DOUT (output retained, WMODE = 0)
1.79 2.03 2.39
ns
Clock High to new data valid on DOUT (flow-through, WMODE = 1)
2.36 2.68 3.15
ns
tCKQ2
Clock High to new data valid on DOUT (pipelined)
0.89 1.02 1.20
ns
tC2CWWL1
Address collision clk-to-clk delay for reliable write after write on same
address—Applicable to Closing Edge
0.33 0.28 0.25
ns
tC2CWWH1
Address collision clk-to-clk delay for reliable write after write on same
address—Applicable to Rising Edge
0.30 0.26 0.23
ns
tC2CRWH1
Address collision clk-to-clk delay for reliable read access after write on same
address—Applicable to Opening Edge
0.45 0.38 0.34
ns
tC2CWRH1
Address collision clk-to-clk delay for reliable write access after read on same
address— Applicable to Opening Edge
0.49 0.42 0.37
ns
tRSTBQ
RESET Low to data out Low on DO (flow-through)
0.92 1.05 1.23
ns
RESET Low to Data Out Low on DO (pipelined)
0.92 1.05 1.23
ns
tREMRSTB
RESET removal
0.29 0.33 0.38
ns
tRECRSTB
RESET recovery
1.50 1.71 2.01
ns
tMPWRSTB
RESET minimum pulse width
0.21 0.24 0.29
ns
tCYC
Clock cycle time
3.23 3.68 4.32
ns
FMAX
Maximum frequency
310
272
231
MHz
Notes:
1. For more information, refer to the application note Simultaneous Read-Write Operations in Dual-Port SRAM for Flash-
2. For specific junction temperature and voltage supply levels, refer to Table 2-6 on page 2-5 for derating values.
相关PDF资料 |
PDF描述 |
|---|---|
| EEC43DTEH | CONN EDGECARD 86POS .100 EYELET |
| M1AGLE3000V5-FG896 | IC FPGA 1KB FLASH 3M 896-FBGA |
| ACC50DRYN | CONN EDGECARD 100PS .100 DIP SLD |
| ACC50DRYH | CONN EDGECARD 100PS .100 DIP SLD |
| AGLE3000V5-FG896 | IC FPGA 1KB FLASH 3M 896-FBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| M1A3PE3000-FGG896PP | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC3E Flash Family FPGAs |
| M1A3PE3000-FPQ208 | 制造商:Microsemi Corporation 功能描述:FPGA PROASIC3E 3M GATES 193MHZ 130NM 1.5V 208PQFP - Trays |
| M1A3PE3000-FPQ896 | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC3E Flash Family FPGAs |
| M1A3PE3000-FPQ896ES | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC3E Flash Family FPGAs |
| M1A3PE3000-FPQ896I | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC3E Flash Family FPGAs |
发布紧急采购，3分钟左右您将得到回复。