- 您现在的位置：买卖IC网 > PDF目录371016 > MC145572 (Motorola, Inc.) ISDN U-Interface Transceiver(ISDN U接口收发器) PDF资料下载
参数资料
| 型号： | MC145572 |
| 厂商： | Motorola, Inc. |
| 英文描述： | ISDN U-Interface Transceiver(ISDN U接口收发器) |
| 中文描述： | 综合业务数字网U型接口收发器（综合业务数字网ü接口收发器） |
| 文件页数： | 43/264页 |
| 文件大小： | 2832K |
| 代理商： | MC145572 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页当前第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页
MC145572
4–7
MOTOROLA
Error Indication
This bit is set to 1 when a timer expires. Time–out sources are:
1.
2.
3.
15–second Activation Timer (BR11(b0)).
480–ms loss of frame/signal.
Failure to get NT1 response to the TL signal (10 ms following the cessation of TL). (TL is 3 ms in
duration.)
Error Indication is always automatically reset prior to the next IRQ3. This is the result of either setting
the Activate Request bit in NR2(b3) or receiving a wakeup tone. Error Indication is not cleared by
reading NR1.
See
D Channel Interrupt
below for operation of this bit when D channel access has been enabled
by setting BR10(b1).
Superframe Sync
This bit is a 1 when the received superframe is being reliably detected. It transitions from 0 to 1 coin-
cident with Linkup being set. Subsequently, if the superframe is lost, Superframe Sync returns to 0,
and if Superframe Sync remains 0 for 480 ms, the U–interface transceiver will deactivate. While Super-
frame Sync is 0, the received maintenance bits are unknown. IRQ2, IRQ1, and IRQ0 are not generated
while Superframe Sync is 0. The 2B+D data is blocked (forced to all 1s) when Superframe Sync is
0.
See
D Channel Interrupt
below for operation of this bit when D channel access has been enabled
by setting BR10(b1).
Transparent/Activation in Progress
This bit has a dual purpose. When the transceiver is deactivated, this bit is 0. Whenever an activation
begins, this bit is internally set to a 1 and an IRQ3 is generated. When the activation process is
completed, Linkup is set to 1 indicating success, and this bit remains set to 1, indicating that the
receiver and Superframe Deframer are ready to pass data transparently from the U–interface to the
IDL2 interface. If the activation process fails, this bit is cleared and Error Indication is set to 1. When-
ever Linkup is 1, this bit may be cleared, indicating that the receiver has detected a high error on
the U–interface. Under this condition, the receiver blocks received data (forcing the 2B+D data to
all 1s) until the error returns to normal.
See
D Channel Interrupt
below for operation of this bit when D channel access has been enabled
by setting BR10(b1).
NOTE
The received data is not transmitted on the IDL2 interface until Linkup is 1, Superframe Sync
is 1, Transparent/Activation in Progress is 1, and either Customer Enable (see NR2(b0)) or
Verified
act
(see BR3(b2)) is 1.
D Channel Interrupt
When access to the D channel register OR12 has been enabled by setting BR10(b1), the operation
of the NR1 status bits is modified. A D channel available status is indicated by NR1(b3:b0) all being
set to 1s. Software must first do a check for NR1 = $F, then perform a check for status of the individual
bits. The D channel interrupt is cleared by reading OR12.
相关PDF资料 |
PDF描述 |
|---|---|
| MC145576 | ISDN NT1(ISDN 网络终端) |
| MC14557BCL | 1-to-64 Bit Variable Length Shift Register |
| MC14557BFEL | 1-to-64 Bit Variable Length Shift Register |
| MC14557BDWR2 | RJZ Series - Econoline Unregulated DC-DC Converters; Input Voltage (Vdc): 09V; Output Voltage (Vdc): 12V; Power: 2W; 2W Single and Dual Outputs in DIP 14; 3kVDC and 4kVDC Isolation; Optional Continuous Short Circuit Protected; Custom Solutions Available; UL94V-0 Package Material; Efficiency up to 85% |
| MC14557 | 1-to-64 Bit Variable Length Shift Register |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC145572AAC | 功能描述:IC TRANSCEIVER ISDN 44-LQFP RoHS:是 类别:集成电路 (IC) >> 接口 - 驱动器，接收器，收发器 系列:- 标准包装:1,000 系列:- 类型:收发器 驱动器/接收器数:2/2 规程:RS232 电源电压:3 V ~ 5.5 V 安装类型:表面贴装 封装/外壳:16-SOIC（0.295"，7.50mm 宽） 供应商设备封装:16-SOIC 包装:带卷 (TR) |
| MC145572ACR2 | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Freescale Semiconductor 功能描述: |
| MC145572AEI | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Freescale Semiconductor 功能描述: |
| MC145572AFN | 功能描述:IC TRANSCEIVER ISDN 44-PLCC RoHS:否 类别:集成电路 (IC) >> 接口 - 驱动器，接收器，收发器 系列:- 标准包装:1,000 系列:- 类型:收发器 驱动器/接收器数:2/2 规程:RS232 电源电压:3 V ~ 5.5 V 安装类型:表面贴装 封装/外壳:16-SOIC（0.295"，7.50mm 宽） 供应商设备封装:16-SOIC 包装:带卷 (TR) |
| MC145572APB | 功能描述:IC ISDN INTERFACE TXCVER 44-LQFP RoHS:否 类别:集成电路 (IC) >> 接口 - 驱动器，接收器，收发器 系列:- 标准包装:1,000 系列:- 类型:收发器 驱动器/接收器数:2/2 规程:RS232 电源电压:3 V ~ 5.5 V 安装类型:表面贴装 封装/外壳:16-SOIC（0.295"，7.50mm 宽） 供应商设备封装:16-SOIC 包装:带卷 (TR) |
发布紧急采购，3分钟左右您将得到回复。