- 您现在的位置：买卖IC网 > PDF目录371016 > MC145572 (Motorola, Inc.) ISDN U-Interface Transceiver(ISDN U接口收发器) PDF资料下载
参数资料
| 型号： | MC145572 |
| 厂商： | Motorola, Inc. |
| 英文描述： | ISDN U-Interface Transceiver(ISDN U接口收发器) |
| 中文描述： | 综合业务数字网U型接口收发器（综合业务数字网ü接口收发器） |
| 文件页数： | 70/264页 |
| 文件大小： | 2832K |
| 代理商： | MC145572 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页当前第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页
MC145572
4–34
MOTOROLA
D/R Mode (1:0)
These bits control the operating mode of Dump/Restore Access Overlay register OR12. {0,0} sets
the mode for normal dumping and restoring of the internal coefficients via the EYEout interface. {1,0}
permits read access to the arctap. {0,1} permits write access to the arctap. {1,1} should be selected
to perform dump/restore via the IDL2 or GCI interface depending on the state of the MCU/GCI pin.
SFAX Output Enable
When this bit is set to 1 in LT mode, it forces the SFAX pin to be an output. Normally, in LT mode,
SFAX is an input to control the start of the transmit superframe.
FREQREF Output Enable
When this bit is set to 1 in NT mode, it forces the pin FREQREF to become an output and source
a locked clock. The locked clock is the same as DCL clock.
TSEN BCH Enable
When this bit is set to 1, it enables the pin TSEN to operate an off–chip bus driver during the B1 and
B2 timeslots. When the timeslot assigner is enabled, the TSEN signal is active during the timeslot
in which B1 and B2 channel data is transferred.
SFAX/SFAR Enable
When this bit is set to 1, it enables two pins on the MC145572 to be used to control and/or indicate
the location of the transmit and receive superframes relative to the IDL2 interface.
D Channel Port Enable
When this bit is set to 1 and pin MCU/GCI = 1, three pins are enabled on the MC145572 to be used
as a D channel port. When the D channel port is enabled, D channel information transmitted on the
U–interface is taken from DCHin2, and D channel information from the U–interface is transmitted on
both DCHout and Dout2. (Note that Dout does not output the D channel data when the
IDL2 interface is in timeslot mode, and the TSA D Enable is not set to 1.)
This register is used to control the analog loopback and clocks that are available at MC145572 pins.
After a hardware or software reset, all bits default to 0 to maintain MC145472/MC14LC5472 compat-
ibility.
CAUTION
Reserved bit b7 must be set to 0 at all times.
b7
b6
b5
b4
b3
4096
Hirate
b2
2048
Disable
b1
1536
Disable
b0
4096
Disable
OR9
Reserved
Open
Feedback
Switches
Analog
Loopback
CLKOUT
2048
rw
rw
rw
rw
rw
rw
rw
rw
Open Feedback Switches
When this bit is set to 1, it opens the internal feedback path between the transmit (TxP/TxN) and
the receive (RxP/RxN) sections. This feature may be used in conjunction with analog loopback.
Analog Loopback
When this bit is set to 1, it invokes a receive analog loopback on the MC145572.
CLKOUT 2048
When this bit is set to 1, it enables a 20.48 MHz buffered clock output on pin 25 of the MC145572FN
and on pin 8 of the MC145572PB.
4096 Hirate
When this bit is set to 1, it causes the 4.096 MHz clock output to cleanly transition to a 10.24 MHz
rate. When set back to 0, the clock cleanly transitions to 4.096 MHz.
相关PDF资料 |
PDF描述 |
|---|---|
| MC145576 | ISDN NT1(ISDN 网络终端) |
| MC14557BCL | 1-to-64 Bit Variable Length Shift Register |
| MC14557BFEL | 1-to-64 Bit Variable Length Shift Register |
| MC14557BDWR2 | RJZ Series - Econoline Unregulated DC-DC Converters; Input Voltage (Vdc): 09V; Output Voltage (Vdc): 12V; Power: 2W; 2W Single and Dual Outputs in DIP 14; 3kVDC and 4kVDC Isolation; Optional Continuous Short Circuit Protected; Custom Solutions Available; UL94V-0 Package Material; Efficiency up to 85% |
| MC14557 | 1-to-64 Bit Variable Length Shift Register |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC145572AAC | 功能描述:IC TRANSCEIVER ISDN 44-LQFP RoHS:是 类别:集成电路 (IC) >> 接口 - 驱动器，接收器，收发器 系列:- 标准包装:1,000 系列:- 类型:收发器 驱动器/接收器数:2/2 规程:RS232 电源电压:3 V ~ 5.5 V 安装类型:表面贴装 封装/外壳:16-SOIC（0.295"，7.50mm 宽） 供应商设备封装:16-SOIC 包装:带卷 (TR) |
| MC145572ACR2 | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Freescale Semiconductor 功能描述: |
| MC145572AEI | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Freescale Semiconductor 功能描述: |
| MC145572AFN | 功能描述:IC TRANSCEIVER ISDN 44-PLCC RoHS:否 类别:集成电路 (IC) >> 接口 - 驱动器，接收器，收发器 系列:- 标准包装:1,000 系列:- 类型:收发器 驱动器/接收器数:2/2 规程:RS232 电源电压:3 V ~ 5.5 V 安装类型:表面贴装 封装/外壳:16-SOIC（0.295"，7.50mm 宽） 供应商设备封装:16-SOIC 包装:带卷 (TR) |
| MC145572APB | 功能描述:IC ISDN INTERFACE TXCVER 44-LQFP RoHS:否 类别:集成电路 (IC) >> 接口 - 驱动器，接收器，收发器 系列:- 标准包装:1,000 系列:- 类型:收发器 驱动器/接收器数:2/2 规程:RS232 电源电压:3 V ~ 5.5 V 安装类型:表面贴装 封装/外壳:16-SOIC（0.295"，7.50mm 宽） 供应商设备封装:16-SOIC 包装:带卷 (TR) |
发布紧急采购，3分钟左右您将得到回复。