- 您现在的位置：买卖IC网 > PDF目录10963 > MC56F8322VFAER2 (Freescale Semiconductor)IC HYBRID CTRLR 16BIT 48-LQFP PDF资料下载
参数资料
| 型号： | MC56F8322VFAER2 |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 15/136页 |
| 文件大小： | 0K |
| 描述： | IC HYBRID CTRLR 16BIT 48-LQFP |
| 标准包装： | 2,000 |
| 系列： | 56F8xxx |
| 核心处理器： | 56800E |
| 芯体尺寸： | 16-位 |
| 速度： | 60MHz |
| 连通性： | CAN，SCI，SPI |
| 外围设备： | POR，PWM，温度传感器，WDT |
| 输入/输出数： | 21 |
| 程序存储器容量： | 40KB（20K x 16） |
| 程序存储器类型： | 闪存 |
| RAM 容量： | 6K x 16 |
| 电压 - 电源 (Vcc/Vdd)： | 2.25 V ~ 3.6 V |
| 数据转换器： | A/D 6x12b |
| 振荡器型： | 内部 |
| 工作温度： | -40°C ~ 105°C |
| 封装/外壳： | 48-LQFP |
| 包装： | 带卷 (TR) |
| 配用： | MC56F8323EVME-ND - BOARD EVALUATION MC56F8323 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页当前第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页
External Clock Operation Timing
56F8322 Technical Data, Rev. 16
Freescale Semiconductor
111
Preliminary
10.5 External Clock Operation Timing
Figure 10-3 External Clock Timing
10.6 Phase Locked Loop Timing
Table 10-13 External Clock Operation Timing Requirements1
1. Parameters listed are guaranteed by design.
Characteristic
Symbol
Min
Typ
Max
Unit
Frequency of operation (external clock driver)2—56F8322
2. See Figure 10-3 for details on using the recommended connection of an external clock driver.
fosc
0
—
120
MHz
Frequency of operation (external clock driver)2—56F8122
fosc
0—
80
MHz
Clock Pulse Width3
3. The high or low pulse width must be no smaller than 8.0ns or the chip will not function.
tPW
3.0
—
ns
External clock input rise time4
4. External clock input rise time is measured from 10% to 90%.
trise
—
15
ns
External clock input fall time5
5. External clock input fall time is measured from 90% to 10%.
tfall
—
15
ns
Table 10-14 PLL Timing
Characteristic
Symbol
Min
Typ
Max
Unit
External reference crystal frequency for the PLL1
1. An externally supplied reference clock should be as free as possible from any phase jitter for the PLL to work
correctly. The PLL is optimized for 8MHz input crystal.
fosc
48
8.4
MHz
PLL output frequency2 (fOUT)—56F8322
2. ZCLK may not exceed 60MHz. For additional information on ZCLK and (fOUT/2), please refer to the OCCS chapter in the
56F8300 Peripheral User Manual.
fop
160
—
260
MHz
PLL output frequency2 (fOUT)—56F8122
fop
160
—
160
MHz
PLL stabilization time3 -40
° to +125°C
3. This is the minimum time required after the PLL set up is changed to ensure reliable operation.
tplls
—1
10
ms
External
Clock
VIH
VIL
Note: The midpoint is VIL + (VIH – VIL)/2.
90%
50%
10%
90%
50%
10%
tPW
tfall
trise
相关PDF资料 |
PDF描述 |
|---|---|
| MCF5207CVM166J | IC MCU 32BIT RISC 144-MAPBGA |
| MC68908GZ16MFJE | IC MCU 8BIT 16K FLASH 32-LQFP |
| EGG.0B.307.CLL | CONN RCPT 7POS PNL MNT SKT W/NUT |
| PKG.M0.8SL.LG | CONN RCPT 8POS PNL MNT SCKT SLDR |
| HR25A-7J-8P | CONN JACK 8POS MALE SOLDER |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC56F8323 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:16-bit Digital Signal Controllers |
| MC56F8323EVM | 功能描述:开发板和工具包 - 其他处理器 MC56F832X Dev Kit RoHS:否 制造商:Freescale Semiconductor 产品:Development Systems 工具用于评估:P3041 核心:e500mc 接口类型:I2C, SPI, USB 工作电源电压: |
| MC56F8323EVM | 制造商:Freescale Semiconductor 功能描述:Tools Development kit Kit Con |
| MC56F8323EVME | 功能描述:开发板和工具包 - 其他处理器 MC56F8323 EVAL BRD RoHS:否 制造商:Freescale Semiconductor 产品:Development Systems 工具用于评估:P3041 核心:e500mc 接口类型:I2C, SPI, USB 工作电源电压: |
| MC56F8323EVME | 制造商:Freescale Semiconductor 功能描述:Evaluation Kit for MC56F832x and MC56F81 |
发布紧急采购，3分钟左右您将得到回复。