![](http://datasheet.mmic.net.cn/30000/MCCF68HC08LK60_datasheet_2373594/MCCF68HC08LK60_6.png)
NON-DISCLOSURE
AGREEMENT
REQUIRED
Table of Contents
Advance Information
MC68HC(9)08LK60 — Rev. 1.0
6
Table of Contents
MOTOROLA
Section 2. Memory Map
2.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35
2.2
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35
2.3
I/O Section . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .36
2.4
Random-Access Memory (RAM) . . . . . . . . . . . . . . . . . . . . . . .36
2.5
Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37
2.6
Monitor Read-Only Memory (ROM) . . . . . . . . . . . . . . . . . . . . .48
Section 3. Random-Access Memory (RAM)
3.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
3.2
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
3.3
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
Section 4. FLASH Memory
4.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51
4.2
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51
4.3
FLASH1 Functional Description . . . . . . . . . . . . . . . . . . . . . . . .52
4.4
FLASH2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . .53
4.5
FLASH1 Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . .54
4.6
FLASH2 Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . .56
4.7
FLASH1 Block Protect Register . . . . . . . . . . . . . . . . . . . . . . . .58
4.8
FLASH2 Block Protect Register . . . . . . . . . . . . . . . . . . . . . . . .59
4.9
Block Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .60
4.10
Charge Pump Frequency Control . . . . . . . . . . . . . . . . . . . . . . .61
4.11
FLASH Erase Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .61
4.12
FLASH Program and Margin Read Operation . . . . . . . . . . . . .62
Section 5. Central Processor Unit (CPU)
5.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .65
5.2
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .65
5.3
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .66