NON-DISCLOSURE
AGREEMENT
REQUIRED
Table of Contents
Advance Information
MC68HC(9)08LK60 — Rev. 1.0
14
Table of Contents
MOTOROLA
16.4
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .270
16.4.1
Timer Counter Prescaler . . . . . . . . . . . . . . . . . . . . . . . . . .270
16.4.2
Input Capture. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .270
16.4.3
Output Compare . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .271
16.4.3.1
Unbuffered Output Compare . . . . . . . . . . . . . . . . . . . . .271
16.4.3.2
Buffered Output Compare . . . . . . . . . . . . . . . . . . . . . . .272
16.4.4
Pulse-Width Modulation (PWM) . . . . . . . . . . . . . . . . . . . .273
16.4.4.1
Unbuffered PWM Signal Generation . . . . . . . . . . . . . . .274
16.4.4.2
Buffered PWM Signal Generation . . . . . . . . . . . . . . . . .275
16.4.4.3
PWM Initialization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .276
16.5
Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .277
16.6
Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .278
16.6.1
Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .278
16.6.2
Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .278
16.7
TIM During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . .278
16.8
I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .279
16.8.1
TIM Clock Pin (TCLK) . . . . . . . . . . . . . . . . . . . . . . . . . . . .279
16.8.2
Timer Channel I/O Pins (TCH0–TCH3). . . . . . . . . . . . . . .279
16.9
I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .280
16.9.1
Timer Status and Control Register . . . . . . . . . . . . . . . . . .280
16.9.2
Timer Counter Registers . . . . . . . . . . . . . . . . . . . . . . . . .283
16.9.3
Timer Modulo Registers . . . . . . . . . . . . . . . . . . . . . . . . . .284
16.9.4
Timer Channel Status and Control Registers . . . . . . . . . .285
16.9.5
Timer Channel Registers. . . . . . . . . . . . . . . . . . . . . . . . . .290
Section 17. Input/Output (I/O) Ports
17.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .293
17.2
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .293
17.3
Port A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .295
17.3.1
Port A Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . .295
17.3.2
Data Direction Register A . . . . . . . . . . . . . . . . . . . . . . . . .296
17.4
Port B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .298
17.4.1
Port B Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . .298
17.4.2
Data Direction Register B . . . . . . . . . . . . . . . . . . . . . . . . .299