![](http://datasheet.mmic.net.cn/30000/MCCF68HC08LK60_datasheet_2373594/MCCF68HC08LK60_18.png)
NON-DISCLOSURE
AGREEMENT
REQUIRED
List of Figures
Advance Information
MC68HC(9)08LK60 — Rev. 1.0
18
List of Figures
MOTOROLA
Figure
Title
Page
6-6
Sources of Internal Reset . . . . . . . . . . . . . . . . . . . . . . . . . . .90
6-7
POR Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .91
6-8
Interrupt Entry. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .95
6-9
Interrupt Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .96
6-10
Interrupt Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .97
6-11
Interrupt Recognition Example . . . . . . . . . . . . . . . . . . . . . . .98
6-12
Wait Mode Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . .100
6-13
Wait Recovery from Interrupt or Break . . . . . . . . . . . . . . . .101
6-14
Wait Recovery from Internal Reset . . . . . . . . . . . . . . . . . .101
6-15
Stop Mode Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . .102
6-16
Stop Mode Recovery from Interrupt or Break. . . . . . . . . . .102
6-17
SIM Break Status Register (SBSR) . . . . . . . . . . . . . . . . . .103
6-18
SIM Reset Status Register (SRSR) . . . . . . . . . . . . . . . . . .105
6-19
SIM Break Flag Control Register (SBFCR) . . . . . . . . . . . .106
7-1
CGMB Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . .110
7-2
CGMB External Connections . . . . . . . . . . . . . . . . . . . . . . .120
7-3
CGMB I/O Register Summary . . . . . . . . . . . . . . . . . . . . . .123
7-4
PLL Control Register (PCTL) . . . . . . . . . . . . . . . . . . . . . . .124
7-5
PLL Bandwidth Control Register (PBWC) . . . . . . . . . . . . .127
7-6
PLL Multiplier Select Register High (PMSH) . . . . . . . . . . .128
7-7
PLL Multiplier Select Register Low (PMSL) . . . . . . . . . . . .129
7-8
PLL VCO Range Select Register (PVRS) . . . . . . . . . . . . .130
7-9
PLL Reference Divider Select Register (PRDS) . . . . . . . .131
8-1
Functional Controller Block Diagram . . . . . . . . . . . . . . . . .141
8-2
Real-Time Clock System Block Diagram . . . . . . . . . . . . . .142
8-3
Summary of the Functional Controller Registers . . . . . . . .146
8-4
Timebase Control Register (TBCR) . . . . . . . . . . . . . . . . . .147
8-5
RTC Control Register (RTCCR) . . . . . . . . . . . . . . . . . . . . .150
8-6
RTC Status Register (RTCSR). . . . . . . . . . . . . . . . . . . . . .152
8-7
Chronograph Data Register (CHRDR) . . . . . . . . . . . . . . . .154
8-8
Seconds Data Register (SECR) . . . . . . . . . . . . . . . . . . . . .154
8-9
Minutes Data Register (MINR) . . . . . . . . . . . . . . . . . . . . . .155
8-10
Hours Data Register (HORR) . . . . . . . . . . . . . . . . . . . . . . .155
8-11
Alarm Minutes Register (ALRMR) . . . . . . . . . . . . . . . . . . .156