- 您现在的位置：买卖IC网 > PDF目录17042 > MPC8377E-RDBA (Freescale Semiconductor)BOARD REF DES MPC8377 REV 2.1 PDF资料下载
参数资料
| 型号： | MPC8377E-RDBA |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 75/127页 |
| 文件大小： | 0K |
| 描述： | BOARD REF DES MPC8377 REV 2.1 |
| 设计资源： | MPC8379E-RDB Ref Design Guide |
| 标准包装： | 1 |
| 系列： | PowerQUICC II™ PRO |
| 类型： | MPU |
| 适用于相关产品： | MPC8377E |
| 所含物品： | 板，CD |
| 相关产品： | MPC8378EVRANG-ND - MPU PWRQUICC II 800MHZ 689TEPBGA MPC8378EVRALG-ND - MPU PWRQUICC II 667MHZ 689TEPBGA MPC8378EVRAJF-ND - MPU PWRQUICC II 533MHZ 689TEPBGA MPC8378EVRAGD-ND - MPU PWRQUICC II 400MHZ 689TEPBGA MPC8379EVRANG-ND - MPU PWRQUICC II 800MHZ 689TEPBGA MPC8379EVRALG-ND - MPU PWRQUICC II 667MHZ 689TEPBGA MPC8379EVRAJF-ND - MPU PWRQUICC II 533MHZ 689TEPBGA MPC8379EVRAGD-ND - MPU PWRQUICC II 400MHZ 689TEPBGA MPC8377EVRALG-ND - MPU PWRQUICC II 667MHZ 689TEPBGA MPC8377EVRAJF-ND - MPU PWRQUICC II 533MHZ 689TEPBGA 更多... |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页当前第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页
MPC8377E PowerQUICC II Pro Processor Hardware Specifications, Rev. 8
Freescale Semiconductor
51
This means that data delay should be equal or less than the clock delay in the ideal case where
tSHSCLKL =10 ns:
tDATA_DELAY – tCLK_DELAY < 10 – 6 – 4
tDATA_DELAY – tCLK_DELAY < 0
11.3.1.2
High-Speed Write Meeting Hold (Minimum Delay)
The following equations show how to calculate the allowed skew range between the SD_CLK and
SD_DAT/CMD signals on the PCB.
tCLK_DELAY < tSHSCKL + tSHSKHOX + tDATA_DELAY – tIH
Eqn. 13
tCLK_DELAY – tDATA_DELAY < tSHSCKL + tSHSKHOX – tIH
Eqn. 14
This means that clock can be delayed versus data up to 8 ns (external delay line) in ideal case of
tSHSCLKL =10 ns:
tCLK_DELAY – tDATA_DELAY < 10 + 0 – 2
tCLK_DELAY – tDATA_DELAY < 8
11.3.2
High-Speed Input Path (Read)
This figure provides the data and command input timing diagram.
Figure 31. High-Speed Input Path
For the input path, the device eSDHC expects to sample the data 1.5 internal clock cycles after it was
driven by the SD card. Since in this mode the SD card drives the data at the rising edge of the clock, a
sufficient delay to the clock and the data must exist to ensure it will not be sampled at the wrong internal
tCLK_DELAY
Output from the
SD CLK at
the Card Pin
SD Card Pins
tSHSIVKH
Driving
Edge
Sampling
Edge
tOH
tDATA_DELAY
tODLY
tSHSCK (Clock Cycle)
1/2 Cycle
tSHSIXKH
Right Edge
Wrong Edge
(MPC8377E Input Hold)
(MPC8377E Input Setup)
Input at the
MPC8377E Pins
SD CLK at the
MPC8377E Pin
相关PDF资料 |
PDF描述 |
|---|---|
| 0210490904 | CABLE JUMPER 1.25MM .102M 21POS |
| EYM12DTBS-S189 | CONN EDGECARD 24POS R/A .156 SLD |
| 0210490240 | CABLE JUMPER 1.25MM .102M 18POS |
| EYM12DTAS-S189 | CONN EDGECARD 24POS R/A .156 SLD |
| 0210490239 | CABLE JUMPER 1.25MM .102M 18POS |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MPC8377E-RDBA | 制造商:Freescale Semiconductor 功能描述:MPC837x Family Reference Desig |
| MPC8377EVRAFDA | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:PowerQUICC? II Pro Processor Hardware Specifications |
| MPC8377EVRAFFA | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:PowerQUICC? II Pro Processor Hardware Specifications |
| MPC8377EVRAFGA | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:PowerQUICC? II Pro Processor Hardware Specifications |
| MPC8377EVRAGD | 功能描述:微处理器 - MPU PBGA W/ ENCR RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
发布紧急采购，3分钟左右您将得到回复。