- 您现在的位置：买卖IC网 > PDF目录4046 > MT42L128M32D2MH-3 IT:A (Micron Technology Inc)IC LPDDR2 SDRAM 4GBIT 134FBGA PDF资料下载
参数资料
| 型号： | MT42L128M32D2MH-3 IT:A |
| 厂商： | Micron Technology Inc |
| 文件页数： | 125/164页 |
| 文件大小： | 0K |
| 描述： | IC LPDDR2 SDRAM 4GBIT 134FBGA |
| 标准包装： | 1,000 |
| 格式 - 存储器： | RAM |
| 存储器类型： | 移动 LPDDR2 SDRAM |
| 存储容量： | 4G（128M x 32） |
| 速度： | 333MHz |
| 接口： | 并联 |
| 电源电压： | 1.14 V ~ 1.3 V |
| 工作温度： | -25°C ~ 85°C |
| 封装/外壳： | 134-VFBGA |
| 供应商设备封装： | 134-FBGA（11x11.5） |
| 包装： | 散装 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页当前第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页
2Gb: x16, x32 Mobile LPDDR2 SDRAM S4
AC and DC Logic Input Measurement Levels for Differential
Signals
Figure 86: Single-Ended Requirements for Differential Signals
V DDCA or V DDQ
V SEH(AC)
V SEH(AC)min
V DDCA /2 or V DDQ /2
CK or DQS
V SEL(AC)max
V SEL(AC)
V SSCA or V SSQ
Time
Note that while CA and DQ signal requirements are referenced to V REF , the single-ended
components of differential signals also have a requirement with respect to
V DDQ /2 for DQS, and V DDCA /2 for CK.
The transition of single-ended signals through the AC levels is used to measure setup
time. For single-ended components of differential signals, the requirement to reach
V SEL(AC)max or V SEH(AC)min has no bearing on timing. This requirement does, however,
add a restriction on the common mode characteristics of these signals (see Table 63
(page 119) for CK/CK# single-ended requirements, and Table 65 (page 119) for DQ and
DQM single-ended requirements).
Table 68: Single-Ended Levels for CK, CK#, DQS, DQS#
LPDDR2-1066 to LPDDR2-466
LPDDR2-400 to LPDDR2-200
Symbol
Parameter
Min
Max
Min
Max
Unit Notes
V SEH(AC)
Single-ended HIGH
(V DDQ /2) + 0.220
Note 1
(V DDQ /2) + 0.300
Note 1
V
2, 3
level for strobes
Single-ended HIGH
(V DDCA /2) + 0.220
Note 1
(V DDCA /2) + 0.300
Note 1
V
2, 3
level for CK, CK#
V SEL(AC)
Single-ended LOW
Note 1
(V DDQ /2) - 0.220
Note 1
(V DDQ /2) + 0.300
V
2, 3
level for strobes
Single-ended LOW
Note 1
(V DDCA /2) - 0.220
Note 1
(V DDCA /2) + 0.300
V
2, 3
level for CK, CK#
Notes:
1. These values are not defined, however, the single-ended signals CK, CK#, DQS0, DQS#0,
DQS1, DQS#1, DQS2, DQS#2, DQS3, DQS#3 must be within the respective limits
(V IH(DC)max / V IL(DC)min ) for single-ended signals, and must comply with the specified limi-
tations for overshoot and undershoot (see Figure 91 (page 130)).
PDF: 09005aef83f3f2eb
2gb_mobile_lpddr2_s4_g69a.pdf – Rev. N 3/12 EN
125
Micron Technology, Inc. reserves the right to change products or specifications without notice.
2010 Micron Technology, Inc. All rights reserved.
相关PDF资料 |
PDF描述 |
|---|---|
| FMM43DRKF | CONN EDGECARD 86POS DIP .156 SLD |
| FMC44DRXS-S734 | CONN EDGECARD 88POS DIP .100 SLD |
| ABB105DHAN | CONN EDGECARD 210PS R/A .050 SLD |
| ABB105DHAD | CONN EDGECARD 210PS R/A .050 SLD |
| MT42L128M32D2KL-3 IT:A | IC LPDDR2 SDRAM 4GBIT 168FBGA |
相关代理商/技术参数 |
参数描述 |
|---|
发布紧急采购，3分钟左右您将得到回复。