- 您现在的位置：买卖IC网 > PDF目录4013 > MT42L128M64D4LD-3 IT:A (Micron Technology Inc)IC LPDDR2 SDRAM 8GBIT 220FBGA PDF资料下载
参数资料
| 型号： | MT42L128M64D4LD-3 IT:A |
| 厂商： | Micron Technology Inc |
| 文件页数： | 145/164页 |
| 文件大小： | 0K |
| 描述： | IC LPDDR2 SDRAM 8GBIT 220FBGA |
| 标准包装： | 1,000 |
| 格式 - 存储器： | RAM |
| 存储器类型： | 移动 LPDDR2 SDRAM |
| 存储容量： | 8G（128M x 64） |
| 速度： | 333MHz |
| 接口： | 并联 |
| 电源电压： | 1.14 V ~ 1.3 V |
| 工作温度： | -25°C ~ 85°C |
| 封装/外壳： | 220-VFBGA |
| 供应商设备封装： | 220-FBGA（14x14） |
| 包装： | 散装 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页当前第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页
2Gb: x16, x32 Mobile LPDDR2 SDRAM S4
AC Timing
Table 86: AC Timing (Continued)
Notes 1–2 apply to all parameters and conditions. AC timing parameters must satisfy the t CK minimum conditions (in mul-
tiples of t CK) as well as the timing specifications when values for both are indicated.
Min/M t CK
Data Rate
Parameter
Symbol
ax
Min
1066
933
800
667
533
400
333
Unit Notes
Command Address Input Parameters 3
Address and control input set-
t IS
MIN
–
220
250
290
370
460
600
740
ps
11
up time
Address and control input hold
t IH
MIN
–
220
250
290
370
460
600
740
ps
11
time
Address and control input
t IPW
MIN
–
0.40
0.40
0.40
0.40
0.40
0.40
0.40
t CK(a
pulse width
Boot Parameters (10 MHz–55 MHz) 12, 13, 14
vg)
Clock cycle time
t CKb
MAX
–
100
100
100
100
100
100
100
ns
MIN
–
18
18
18
18
18
18
18
CKE input setup time
CKE input hold time
t ISCKEb
t IHCKEb
MIN
MIN
–
–
2.5
2.5
2.5
2.5
2.5
2.5
2.5
2.5
2.5
2.5
2.5
2.5
2.5
2.5
ns
ns
Address and control input set-
t ISb
MIN
–
1150
1150 1150 1150 1150 1150 1150
ps
up time
Address and control input hold
t IHb
MIN
–
1150
1150 1150 1150 1150 1150 1150
ps
time
DQS output data access time
from CK/CK#
Data strobe edge to output da-
t DQSCKb
t DQSQb
MIN
MAX
MAX
–
–
–
2.0
10.0
1.2
2.0
10.0
1.2
2.0
10.0
1.2
2.0
10.0
1.2
2.0
10.0
1.2
2.0
10.0
1.2
2.0
10.0
1.2
ns
ns
ta edge
Data hold skew factor
t QHSb
MAX
–
1.2
1.2
1.2
1.2
1.2
1.2
1.2
ns
Mode Register Parameters
MODE REGISTER WRITE
t MRW
MIN
3
3
3
3
3
3
3
3
t CK(a
command period
vg)
MODE REGISTER READ
t MRR
MIN
2
2
2
2
2
2
2
2
t CK(a
command period
vg)
Core
Parameters 15
READ latency
RL
MIN
3
8
7
6
5
4
3
3
t CK(a
vg)
WRITE latency
WL
MIN
1
4
4
3
2
2
1
1
t CK(a
vg)
ACTIVATE-to-ACTIVATE
t RC
MIN
–
t RAS
+
t RPab
(with all-bank precharge),
ns
17
command period
t RAS
+ t RPpb (with per-bank precharge)
CKE minimum pulse width dur-
t CKESR
MIN
3
15
15
15
15
15
15
15
ns
ing SELF REFRESH (low pulse
width during SELF REFRESH)
SELF REFRESH exit to next valid
t XSR
MIN
2
t RFCab
+ 10
ns
command delay
PDF: 09005aef83f3f2eb
2gb_mobile_lpddr2_s4_g69a.pdf – Rev. N 3/12 EN
145
Micron Technology, Inc. reserves the right to change products or specifications without notice.
2010 Micron Technology, Inc. All rights reserved.
相关PDF资料 |
PDF描述 |
|---|---|
| MT42L128M64D4LC-3 IT:A | IC LPDDR2 SDRAM 8GBIT 240FBGA |
| FMC49DRYI-S734 | CONN EDGECARD 98POS DIP .100 SLD |
| GMC43DTES | CONN EDGECARD 86POS .100 EYELET |
| EMC43DTEI | CONN EDGECARD 86POS .100 EYELET |
| FMC43DRAI-S734 | CONN EDGECARD 86POS .100 R/A SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MT42L192M32D2KQ-25 WT | 制造商:Micron Technology Inc 功能描述:192MX32 LPDDR2 PLASTIC WIRELESS TEMP GREEN WFBGA 1.2V - Bulk |
发布紧急采购，3分钟左右您将得到回复。