- 您现在的位置：买卖IC网 > PDF目录385639 > MT46V4M32LG (Micron Technology, Inc.) I.MX31 LITE KIT PDF资料下载
参数资料
| 型号： | MT46V4M32LG |
| 厂商： | Micron Technology, Inc. |
| 英文描述： | I.MX31 LITE KIT |
| 中文描述： | 双倍数据速率的DDR SDRAM内存 |
| 文件页数： | 29/66页 |
| 文件大小： | 1921K |
| 代理商： | MT46V4M32LG |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页当前第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页
29
128Mb: x32 DDR SDRAM
4M32DDR_B.p65 – Rev. B, Pub. 7/02
Micron Technology, Inc., reserves the right to change products or specifications without notice.
2002, Micron Technology, Inc.
128Mb: x32
DDR SDRAM
ADVANCE
Figure 19
WRITE to READ – Uninterrupting
t
DQSS (NOM)
CK
CK#
COMMAND
WRITE
NOP
NOP
READ
NOP
NOP
ADDRESS
Bank
a
,
Col
b
Bank
a
,
Col
n
NOP
T0
T1
T2
T3
T2n
T4
T5
NOTE
: 1. DI
b
= data-in for column
b
.
2. Three subsequent elements of data-in are applied in the programmed order following DI
b
.
3. An uninterrupted burst of 4 is shown.
4.tWTR is referenced from the first positive CK edge after the last data-in pair.
5. The READ and WRITE commands are to the same bank. However, the READ and WRITE commands may be
to different devices, in which case tWTR is not required and the READ command could be applied earlier.
6. A8 is LOW with the WRITE command (auto precharge is disabled).
T1n
T6
T6n
t
WTR
CL = 2
DQ
DQS
DM
DI
b
DI
n
t
DQSS
t
DQSS (MIN)
CL = 2
DQ
DQS
DM
DI
b
DI
n
t
DQSS
t
DQSS (MAX)
CL = 2
DQ
DQS
DM
DI
b
DI
n
t
DQSS
DON T CARE
TRANSITIONING DATA
相关PDF资料 |
PDF描述 |
|---|---|
| MT46V64M4 | 16 Meg x 4 x 4 banks DDR SDRAM(16M x 4 x 4组,双数据速率同步动态RAM) |
| MT46V64M8 | 16 Meg x 8 x 4 banks DDR SDRAM(16M x 8 x 4组,双数据速率同步动态RAM) |
| MT48LC16M8A1TG | SYNCHRONOUS DRAM |
| MT48LC32M4A1 | ECONOLINE: RSZ/P - 1kVDC |
| MT48LC32M4A2 | SYNCHRONOUS DRAM |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MT46V64M16 | 制造商:MICRON 制造商全称:Micron Technology 功能描述:DOUBLE DATA RATE (DDR) SDRAM |
发布紧急采购，3分钟左右您将得到回复。