- 您现在的位置：买卖IC网 > PDF目录296642 > MT48LC4M32LFB5-10ES:G 4M X 32 SYNCHRONOUS DRAM, 7 ns, PBGA90 PDF资料下载
参数资料
| 型号： | MT48LC4M32LFB5-10ES:G |
| 元件分类： | DRAM |
| 英文描述： | 4M X 32 SYNCHRONOUS DRAM, 7 ns, PBGA90 |
| 封装： | 8 X 13 MM, LEAD FREE, VFBGA-90 |
| 文件页数： | 39/69页 |
| 文件大小： | 6213K |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页当前第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页
128Mb: x16, x32
MOBILE SDRAM
09005aef8071a76b
Micron Technology, Inc., reserves the right to change products or specifications without notice.
128Mbx16x32Mobile_2.fm - Rev. G (DRAFT) 7/04 EN
44
2001 Micron Technology, Inc. All rights reserved.
Table 15:
AC Functional Characteristics
Notes: 5, 6, 7, 8, 9, 11; notes appear on page 47
PARAMETER
SYMBOL
-75M
-8
-10
UNITS
NOTES
READ/WRITE command to READ/WRITE command
tCCD
1
tCK
CKE to clock disable or power-down entry mode
tCKED
1
tCK
CKE to clock enable or power-down exit setup mode
tPED
1
tCK
DQM to input data delay
tDQD
0
tCK
DQM to data mask during WRITEs
tDQM
0
tCK
DQM to data high-impedance during READs
tDQZ
2
tCK
WRITE command to input data delay
tDWD
0
tCK
Data-in to ACTIVE command
tDAL
5
tCK
Data-in to PRECHARGE command
tDPL
2
tCK
Last data-in to burst STOP command
tBDL
1
tCK
Last data-in to new READ/WRITE command
tCDL
1
tCK
Last data-in to PRECHARGE command
tRDL
2
tCK
LOAD MODE REGISTER command to ACTIVE or REFRESH
command
tMRD
2
tCK
Data-out to high-impedance from PRECHARGE
command
CL = 3
tROH(3)
3
tCK
CL = 2
tROH(2)
2
tCK
CL = 1
tROH(1)
1
tCK
相关PDF资料 |
PDF描述 |
|---|---|
| MT48V4M32TG-8XT | 4M X 32 SYNCHRONOUS DRAM, 7 ns, PDSO54 |
| MT48LC8M8A2TG-8EL:GIT | 8M X 8 SYNCHRONOUS DRAM, 6 ns, PDSO54 |
| MT4JSF6464HIY-80BXX | 64M X 64 DDR DRAM MODULE, ZMA204 |
| MT4JSF6464HY-1G4XX | 64M X 64 DDR DRAM MODULE, ZMA204 |
| MT4LC16M4A7DJ-6S | 16M X 4 FAST PAGE DRAM, 60 ns, PDSO32 |
相关代理商/技术参数 |
参数描述 |
|---|
发布紧急采购，3分钟左右您将得到回复。