参数资料
| 型号： | OPENLPPOL-EVB |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 19/36页 |
| 文件大小： | 0K |
| 描述： | BOARD EVAL OPEN-LOOP POL |
| 标准包装： | 1 |
| 主要目的： | 电源管理，电流感应 |
| 嵌入式： | 否 |
| 已用 IC / 零件： | Si8410，Si8512，Si8540 |
| 主要属性： | 单相 POL，100 ~ 500 kHz 切换频率 |
| 次要属性： | 20 ~ 80% 可变占空比 |
| 已供物品： | 板 |
| 产品目录页面： | 628 (CN2011-ZH PDF) |
| 其它名称： | 336-1919 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页当前第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页
Si85xx
3.3.5. Measurement Watchdog Timer and FAULT Output
A built-in watchdog timer disables measurement and holds OUT or OUT1 and OUT2 at their minimum values when
the time between integrator resets exceeds the FAULT Detect Time. The output signal from this watchdog is
available on the FAULT output pin (Si8517/8/9 only).
Figure 16 illustrates two means of entering a fault condition. Either fault condition 1 or 2 occurs when the reset
period exceeds the FAULT Detect Time, which ranges from 30 to 80 μs due process variations. The fault condition
ends when the next logic reset cycle begins.
Output
t Cycle Reset
Reset Logic
30-80 μs
FAULT Detect Time
FAULT Output
FAULT Condition 1
Output
Reset Logic
30-80 μs
FAULT Detect Time
FAULT Output
FAULT Condition 2
Figure 16. Measurement Watchdog Timer Operation
Preliminary Rev. 0.4
19
相关PDF资料 |
PDF描述 |
|---|---|
| OVPL5W3K | KIT DESIGN POWER LINE WHITE |
| P0001 | MODULE DIGITAL CAMERA 5MP (D5M) |
| P0006 | BOARD ADAPTER THDB-SUM |
| P0307 | KIT DEV 4.3" LCD TOUCH PANEL |
| P0424 | KIT DEV 3.6" DIGITAL PANEL |
相关代理商/技术参数 |
参数描述 |
|---|---|
| OPEOPCK | 制造商:Eaton Corporation 功能描述:Ld Optim/Motor Operator - Optimizer Kit |
| OPERATIONMODE | 制造商:未知厂家 制造商全称:未知厂家 功能描述:EM73201/EM73E00/EM73PE00 Application Note |
| OPE-SRMINI | 制造商:Hitachi 功能描述:Bulk |
| OPEXM1S-W1 | 制造商:Black Box Corporation 功能描述:1 YEAR WARRANTY FOR OPEXM1S |
| OPEXM1S-W3 | 制造商:Black Box Corporation 功能描述:3 YEAR WARRANTY FOR OPEXM1S |
发布紧急采购，3分钟左右您将得到回复。