- 您现在的位置：买卖IC网 > PDF目录15542 > P0037 (Terasic Technologies Inc)BOARD DEV/EDUCATION ALTERA DE0 PDF资料下载
参数资料
| 型号： | P0037 |
| 厂商： | Terasic Technologies Inc |
| 文件页数： | 24/34页 |
| 文件大小： | 0K |
| 描述： | BOARD DEV/EDUCATION ALTERA DE0 |
| 产品培训模块： | Cyclone® III FPGA |
| 标准包装： | 1 |
| 类型： | FPGA |
| 适用于相关产品： | Cyclone III |
| 所含物品： | 板，线缆，CD，电源 |
| 相关产品： | 544-2541-ND - IC CYCLONE III FPGA 16K 164 MBGA 544-2540-ND - IC CYCLONE III FPGA 16K 144 EQFP 544-2480-ND - IC CYCLONE III FPGA 16K 484UBGA 544-2478-ND - IC CYCLONE III FPGA 16K 484UBGA 544-2477-ND - IC CYCLONE III FPGA 16K 484UBGA 544-2476-ND - IC CYCLONE III FPGA 16K 484UBGA 544-2474-ND - IC CYCLONE III FPGA 16K 484FBGA 544-2473-ND - IC CYCLONE III FPGA 16K 484FBGA 544-2472-ND - IC CYCLONE III FPGA 16K 484FBGA 544-2471-ND - IC CYCLONE III FPGA 16K 484FBGA 更多... |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页当前第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页
1–24
Chapter 1: Cyclone III Device Datasheet
Switching Characteristics
Table 1–33. Cyclone III Devices Transmitter Channel-to-Channel Skew (TCCS) – Write Side (1)
(Part 2 of 2)
Memory
Standard
I/O Standard
Column I/Os (ps)
Lead Lag
Row I/Os (ps)
Lead Lag
Wraparound Mode (ps)
Lead Lag
DDR2 SDRAM
DDR SDRAM
QDRII SRAM
SSTL-18 Class I
SSTL-18 Class II
SSTL-2 Class I
SSTL-2 Class II
1.8 V HSTL Class I
1.8 V HSTL Class II
915
1025
880
1010
910
1010
410
545
340
380
450
570
915
1025
880
1010
910
1010
410
545
340
380
450
570
1015
1125
980
1110
1010
1110
510
645
440
480
550
670
C8
DDR2 SDRAM
DDR SDRAM
QDRII SRAM
SSTL-18 Class I
SSTL-18 Class II
SSTL-2 Class I
SSTL-2 Class II
1.8 V HSTL Class I
1.8 V HSTL Class II
1040
1180
1010
1160
1040
1190
440
600
360
410
490
630
1040
1180
1010
1160
1040
1190
440
600
360
410
490
630
1140
1280
1110
1260
1140
1290
540
700
460
510
590
730
I7
DDR2 SDRAM
DDR SDRAM
QDRII SRAM
SSTL-18 Class I
SSTL-18 Class II
SSTL-2 Class I
SSTL-2 Class II
1.8 V HSTL Class I
1.8 V HSTL Class II
961
1076
924
1061
956
1061
431
572
357
399
473
599
961
1076
924
1061
956
1061
431
572
357
399
473
599
1061
1176
1024
1161
1056
1161
531
672
457
499
573
699
A7
DDR2 SDRAM
DDR SDRAM
QDRII SRAM
SSTL-18 Class I
SSTL-18 Class II
SSTL-2 Class I
SSTL-2 Class II
1.8 V HSTL Class I
1.8 V HSTL Class II
1092
1239
1061
1218
1092
1250
462
630
378
431
515
662
1092
1239
1061
1218
1092
1250
462
630
378
431
515
662
1192
1339
1161
1318
1192
1350
562
730
478
531
615
762
(1) Column I/O banks refer to top and bottom I/Os. Row I/O banks refer to right and left I/Os. Wraparound mode refers to the combination of column
and row I/Os.
(2) For DDR2 SDRAM write timing performance on Columns I/O for C8 and A7 devices, 97.5 degree phase offset is required.
(Part 1 of 2)
Parameter
Clock period jitter
Cycle-to-cycle period jitter
Symbol
t JIT(per)
t JIT(cc)
Min
-125
-200
Max
125
200
Unit
ps
ps
July 2012 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| MAX16023PTAT12+T | IC BATTERY BACKUP 1.2V 8TDFN-EP |
| TWR-MCF51CN-KIT | KIT TOWER BOARD/SERIAL/ELEVATOR |
| MAX16023PTAS25+T | IC BATTERY BACKUP 2.5V 8TDFN-EP |
| MAX16023PTAS18+T | IC BATTERY BACKUP 1.8V 8TDFN-EP |
| MAX16023PTAS12+T | IC BATTERY BACKUP 1.2V 8TDFN-EP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| P0037 (ACADEMIC) | 制造商:Terasic 功能描述:(DE0) 3C16 - ACADEMIC PRICE |
| P0038 | 功能描述:子卡和OEM板 ETHERNET - HSMC CARD (HSMC-NET) RoHS:否 制造商:BeagleBoard by CircuitCo 产品:BeagleBone LCD4 Boards 用于:BeagleBone - BB-Bone - Open Source Development Kit |
| P0039 | 功能描述:子卡和OEM板 SDI - HSMC CARD (SDI-HSMC) RoHS:否 制造商:BeagleBoard by CircuitCo 产品:BeagleBone LCD4 Boards 用于:BeagleBone - BB-Bone - Open Source Development Kit |
| P003KDKB | 制造商:Hammond Power Solutions 功能描述:POTTED 3PH N3R CU CLASS 1, DIV II 3kVA 480-240 |
| P0040 | 功能描述:子卡和OEM板 SFP - HSMC CARD (SFP-HSMC) RoHS:否 制造商:BeagleBoard by CircuitCo 产品:BeagleBone LCD4 Boards 用于:BeagleBone - BB-Bone - Open Source Development Kit |
发布紧急采购，3分钟左右您将得到回复。