- 您现在的位置：买卖IC网 > PDF目录190254 > PSD835G2V-C-12M (意法半导体) Configurable Memory System on a Chip for 8-Bit Microcontrollers PDF资料下载
参数资料
| 型号： | PSD835G2V-C-12M |
| 厂商： | 意法半导体 |
| 英文描述： | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| 中文描述： | 在8片位微控制器可配置存储系统 |
| 文件页数： | 104/110页 |
| 文件大小： | 570K |
| 代理商： | PSD835G2V-C-12M |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页当前第104页第105页第106页第107页第108页第109页第110页
PSD8XX Family
PSD835G2
92
-90
-12
Symbol
Parameter
Conditions
Min
Max
Min
Max
Unit
tWLQV (PF)
WR to Data Propagation Delay
(Note 2)
40
43
ns
tDVQV (PF)
Data to Port F Data Propagation
Delay
(Note 5)
35
38
ns
tWHQZ (PF)
WR Invalid to Port F Tri-state
(Note 2)
33
ns
Port F Peripheral Data Mode Write Timing (3.0 V to 3.6 V Versions)
Microcontroller Interface – PSD835G2 AC/DC Parameters
(3.0 V to 3.6 V Versions)
NOTES: 1. RD timing has the same timing as DS and PSEN signals.
2. WR timing has the same timing as E and DS signals.
3. Any input used to select Port F Data Peripheral Mode.
4. Data is already stable on Port F.
5. Data stable on ADIO pins to data on Port F.
-90
-12
Turbo
Symbol
Parameter
Conditions
Min
Max
Min
Max
Off
Unit
tAVQV (PF)
Address Valid to Data Valid
(Note 3)
50
Add 20
ns
tSLQV (PF)
CSI Valid to Data Valid
35
40
Add 20
ns
RD to Data Valid
(Notes 1 and 4)
35
40
ns
tRLQV (PF)
RD to Data Valid, 8031 Mode
45
ns
tDVQV (PF)
Data In to Data Out Valid
34
38
ns
tQXRH (PF)
RD Data Hold Time
0
ns
tRLRH (PF)
RD Pulse Width
(Note 1)
35
36
ns
tRHQZ (PF)
RD to Data High-Z
(Note 1)
38
40
ns
Port F Peripheral Data Mode Read Timing (3.0 V to 3.6 V Versions)
相关PDF资料 |
PDF描述 |
|---|---|
| PSD835G2V-C-12JI | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G2V-C-12J | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G2V-C-70B81I | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G2V-C-70J | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G2V-C-70JI | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PSD853F2-70J | 功能描述:SPLD - 简单可编程逻辑器件 5.0V 1M 70ns RoHS:否 制造商:Texas Instruments 逻辑系列:TICPAL22V10Z 大电池数量:10 最大工作频率:66 MHz 延迟时间:25 ns 工作电源电压:4.75 V to 5.25 V 电源电流:100 uA 最大工作温度:+ 75 C 最小工作温度:0 C 安装风格:Through Hole 封装 / 箱体:DIP-24 |
| PSD853F2-70M | 功能描述:CPLD - 复杂可编程逻辑器件 5.0V 1M 70ns RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| PSD853F2-90J | 功能描述:CPLD - 复杂可编程逻辑器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| PSD853F2-90JI | 功能描述:CPLD - 复杂可编程逻辑器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| PSD853F2-90M | 功能描述:CPLD - 复杂可编程逻辑器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
发布紧急采购，3分钟左右您将得到回复。