收藏本站
参数资料
型号： PSD835G2V-C-12M
厂商： 意法半导体
英文描述： Configurable Memory System on a Chip for 8-Bit Microcontrollers
中文描述： 在8片位微控制器可配置存储系统
文件页数： 15/110页
文件大小： 570K
代理商： PSD835G2V-C-12M
PSD835G2
PSD8XX Family
11
Table 6 shows the offset addresses to the PSD835G2 registers relative to the CSIOP base
address. The CSIOP space is the 256 bytes of address that is allocated by the user to the
internal PSD835G2 registers. Table 6 provides brief descriptions of the registers in CSIOP
space. For a more detailed description, refer to section 9.
7.0 PSD835G2
Register
Description and
Address Offset
Register Name
Port A
Port B
Port C
Port D
Port E
Port F
Port G
Other*
Description
Data In
00
01
10
11
30
40
41
Reads Port pin as input,
MCU I/O input mode
Control
32
42
43
Selects mode between
MCU I/O or Address Out
Stores data for output
Data Out
04
05
14
15
34
44
45
to Port pins, MCU I/O
output mode
Direction
06
07
16
17
36
46
47
Configures Port pin as
input or output
Configures Port pins as
either CMOS or Open
Drive Select
08
09
18
19
38
48
49
Drain on some pins, while
selecting high slew rate
on other pins.
Input Micro
Cell
0A
0B
1A
Reads Input Micro
Cells
Reads the status of the
Enable Out
0C
0D
1C
4C
output enable to the I/O
Port driver
Read – reads output of
Output
Micro
Cells A
Micro
Cells A
20
Write – loads Micro
cell
Flip-Flops
Read – reads output of
Output
Micro
Cells B
Micro
Cells B
21
Write – loads Micro
cell
Flip-Flops
Mask
22
Blocks writing to the
Micro
Cells A
Output Micro
Cells A
Mask
23
Blocks writing to the
Micro
Cells B
Output Micro
Cells B
Flash Protection
C0
Read only – Flash Sector
Protection
Flash Boot
Read only – PSD Security
Protection
C2
and Flash Boot Sector
Protection
JTAG Enable
C7
Enables JTAG Port
PMMR0
B0
Power Management
Register 0
PMMR2
B4
Power Management
Register 2
Page
E0
Page Register
Places PSD memory
VM
E2
areas in Program and/or
Data space on an
individual basis.
Memory_ID0
F0
Read only – Flash and
SRAM size
Memory_ID1
F1
Read only – Boot type
and size
Table 6. Register Address Offset
相关PDF资料
PDF描述
PSD835G2V-C-12JI Configurable Memory System on a Chip for 8-Bit Microcontrollers
PSD835G2V-C-12J Configurable Memory System on a Chip for 8-Bit Microcontrollers
PSD835G2V-C-70B81I Configurable Memory System on a Chip for 8-Bit Microcontrollers
PSD835G2V-C-70J Configurable Memory System on a Chip for 8-Bit Microcontrollers
PSD835G2V-C-70JI Configurable Memory System on a Chip for 8-Bit Microcontrollers
相关代理商/技术参数
参数描述
PSD853F2-70J 功能描述:SPLD - 简单可编程逻辑器件 5.0V 1M 70ns RoHS:否 制造商:Texas Instruments 逻辑系列:TICPAL22V10Z 大电池数量:10 最大工作频率:66 MHz 延迟时间:25 ns 工作电源电压:4.75 V to 5.25 V 电源电流:100 uA 最大工作温度:+ 75 C 最小工作温度:0 C 安装风格:Through Hole 封装 / 箱体:DIP-24
PSD853F2-70M 功能描述:CPLD - 复杂可编程逻辑器件 5.0V 1M 70ns RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
PSD853F2-90J 功能描述:CPLD - 复杂可编程逻辑器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
PSD853F2-90JI 功能描述:CPLD - 复杂可编程逻辑器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
PSD853F2-90M 功能描述:CPLD - 复杂可编程逻辑器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*