- 您现在的位置：买卖IC网 > PDF目录199556 > UDA1342TSDB-T (NXP SEMICONDUCTORS) Audio CODEC PDF资料下载
参数资料
| 型号： | UDA1342TSDB-T |
| 厂商： | NXP SEMICONDUCTORS |
| 元件分类： | 消费家电 |
| 英文描述： | Audio CODEC |
| 中文描述： | SPECIALTY CONSUMER CIRCUIT, PDSO28 |
| 封装： | 5.30 MM, ROHS COMPLIANT, PLASTIC, MO-150, SSOP-28 |
| 文件页数： | 26/48页 |
| 文件大小： | 304K |
| 代理商： | UDA1342TSDB-T |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页当前第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页
2000 Jul 31
32
Philips Semiconductors
Product specication
Audio CODEC
UDA1342TS
16 TIMING
VDDD =VDDA(ADC) =VDDA(DAC) = 2.7 to 3.6 V; Tamb = 20 to +85 °C; all voltages referenced to ground; unless otherwise
specied.
SYMBOL
PARAMETER
CONDITIONS
MIN.
TYP.
MAX.
UNIT
System clock timing; note 1 (see Fig.11)
Tsys
system clock cycle time
fsys = 256fs
35
81
250
ns
fsys = 384fs
23
54
170
ns
fsys = 512fs
17
41
130
ns
fsys = 768fs
17
27
90
ns
tCWL
system clock LOW time
fsys < 19.2 MHz
0.3Tsys
0.7Tsys
ns
fsys ≥ 19.2 MHz
0.4Tsys
0.6Tsys
ns
tCWH
system clock HIGH time
fsys < 19.2 MHz
0.3Tsys
0.7Tsys
ns
fsys ≥ 19.2 MHz
0.4Tsys
0.6Tsys
ns
Serial interface input/output data timing (see Fig.12)
fBCK
bit clock frequency
128fs
Hz
Tcy(BCK)
bit clock cycle time
Tcy(s) = sample
frequency cycle time
1
128Tcy(s) s
tBCKH
bit clock HIGH time
30
ns
tBCKL
bit clock LOW time
30
ns
tr
rise time
20
ns
tf
fall time
20
ns
tsu(WS)
word select set-up time
10
ns
th(WS)
word select hold time
10
ns
tsu(DATAI)
data input set-up time
10
ns
th(DATAI)
data input hold time
10
ns
th(DATAO)
data output hold time
0
ns
td(DATAO-BCK)
data output to bit clock delay
30
ns
td(DATAO-WS)
data output to word select delay
30
ns
L3-bus interface timing (see Figs 13 and 14)
tr
rise time
note 2
10
ns/V
tf
fall time
note 2
10
ns/V
Tcy(CLK)L3
L3CLOCK cycle time
note 3
500
ns
tCLK(L3)H
L3CLOCK HIGH time
250
ns
tCLK(L3)L
L3CLOCK LOW time
250
ns
tsu(L3)A
L3MODE set-up time in address
mode
190
ns
th(L3)A
L3MODE hold time in address
mode
190
ns
tsu(L3)D
L3MODE set-up time in data
transfer mode
190
ns
th(L3)D
L3MODE hold time in data
transfer mode
190
ns
相关PDF资料 |
PDF描述 |
|---|---|
| UDA1342TS/N1,512 | Audio CODEC; Package: SOT341-1 (SSOP28); Container: Tube Dry Pack |
| UDA1342TS/N1,518 | Audio CODEC; Package: SOT341-1 (SSOP28); Container: Reel Dry Pack, SMD, 13" |
| UDA1345TS/N2,118 | Economy audio CODEC; Package: SOT341-1 (SSOP28); Container: Reel Pack, SMD, 13" |
| UDA1345TS/N2,112 | Economy audio CODEC; Package: SOT341-1 (SSOP28); Container: Tube |
| UDA1361TS/N1,112 | 96 kHz sampling 24-bit stereo audio ADC; Package: SOT369-1 (SSOP16); Container: Tube |
相关代理商/技术参数 |
参数描述 |
|---|---|
| UDA1343 | 制造商:PHILIPS 制造商全称:NXP Semiconductors 功能描述:Economy audio CODEC with features |
| UDA1343TT | 制造商:PHILIPS 制造商全称:NXP Semiconductors 功能描述:Economy audio CODEC with features |
| UDA1344 | 制造商:PHILIPS 制造商全称:NXP Semiconductors 功能描述:Low-voltage low-power stereo audio CODEC with DSP features |
| UDA1344TS | 制造商:PHILIPS 制造商全称:NXP Semiconductors 功能描述:Low-voltage low-power stereo audio CODEC with DSP features |
| UDA1344TS/N2 | 制造商:NXP Semiconductors 功能描述:IC CODEC AUDIO W/DSP 28-SSOP 制造商:NXP Semiconductors 功能描述:IC, CODEC, AUDIO, W/DSP, 28-SSOP |
发布紧急采购，3分钟左右您将得到回复。