- 您现在的位置：买卖IC网 > PDF目录68561 > WBLXT9785HCD0SE001 (CORTINA SYSTEMS INC) DATACOM, INTERFACE CIRCUIT, PQFP208 PDF资料下载
参数资料
| 型号： | WBLXT9785HCD0SE001 |
| 厂商： | CORTINA SYSTEMS INC |
| 元件分类： | 网络接口 |
| 英文描述： | DATACOM, INTERFACE CIRCUIT, PQFP208 |
| 封装： | ROHS COMPLIANT, PLASTIC, QFP-208 |
| 文件页数： | 108/221页 |
| 文件大小： | 3113K |
| 代理商： | WBLXT9785HCD0SE001 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页当前第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页
Page 196
Cortina Systems LXT9785 and LXT9785E Advanced 8-Port 10/100 Mbps PHY Transceivers
LXT9785/LXT9785E
Datasheet
249241, Revision 11.0
16 April 2007
7.0 Register Definitions
9
100BASE-T4
0 = 100BASE-T4 capability is not available
1 = 100BASE-T4 capability is available
(The LXT9785/LXT9785E does not support 100BASE-T4 but
allows this bit to be set to advertise in the auto-negotiation
sequence for 100BASE-T4 operation. An external
100BASE-T4 transceiver could be switched in if this
capability is desired.)
R/W
0
8
100BASE-TX
Full-Duplex
0 = Port is not 100BASE-TX full-duplex capable.
1 = Port is 100BASE-TX full-duplex capable
R/W
LSHR2,4
7
100BASE-TX
Half-Duplex
0 =
Port is not 100BASE-TX half-duplex capable
1 = Port is 100BASE-TX half-duplex capable
R/W
LSHR2,4
6
10BASE-T
Full-Duplex
0 = Port is not 10BASE-T full-duplex capable
1 = Port is 10BASE-T full-duplex capable
R/W
LSHR2,4
5
10BASE-T
Half-Duplex
0 = Port is not 10BASE-T half-duplex capable
1 = Port is 10BASE-T half-duplex capable
R/W
LSHR2,4
4:0
Selector
Field,
S<4:0>
<00001> = IEEE 802.3
<00010> = IEEE 802.9 ISLAN-16T
<00000> = Reserved for future auto-negotiation development
<11111> = Reserved for future auto-negotiation development
Unspecified or reserved combinations should not be
transmitted
R/W
00001
Table 89
Auto-Negotiation Link Partner Base Page Ability Register (Address 5)
Bit
Name
Description
Type1
Default2
15
Next Page
0 = Link partner has no ability to send multiple pages
1 = Link partner has ability to send multiple pages
R0
14
Acknowledge
0 = Link partner has not received Link Code Word from the
the LXT9785/LXT9785E
1 = Link partner has received Link Code Word from the
LXT9785/LXT9785E.
R0
13
Remote Fault
0 = No remote fault
1 = Remote fault
R0
12
Reserved
Write as 0, ignore on Read
R
0
11
Asymmetric
Pause
Pause operation defined in Clause 40 and 27
0 = Link partner is not Pause capable
1 = Link partner can only send Pause
R0
1. R = Read Only
2. Default value at the start of auto-negotiation code word transmission.
Table 88
Auto-Negotiation Advertisement Register (Address 4)
Bit
Name
Description
Type1
Default
1. R/W = Read/Write, R = Read Only
2. LSHR = Default value is derived from a single device input pin state or a group of device input pin states as
the pin(s) are latched at startup or hardware reset.
3. The default setting of Register bit 4.10 is determined by the PAUSE pin. The BGA15 package does not
have a Pause hardware configuration pin and has a default of 0.
4. Default settings for bits 4.5:8 are determined by CFG pins as described in Table 42,
Global Hardware
Configuration Settings, on page 126.
5. Pause operation is only valid for full-duplex modes.
6. If Register bit 4.13 is set to advertise a fault, Register bit 1.4 will be set. Register bit 4.13 is set or cleared
only through the MDC/MDIO interface and is not cleared upon completion of auto-negotiation.
Note:
Restart the auto-negotiation process whenever Register 4 is written/modified.
相关PDF资料 |
PDF描述 |
|---|---|
| WBLXT9785HEC2VSE000 | DATACOM, INTERFACE CIRCUIT, PQFP208 |
| WBLXT9785HEC2VSE001 | DATACOM, INTERFACE CIRCUIT, PQFP208 |
| WBLXT9785HED0SE000 | DATACOM, INTERFACE CIRCUIT, PQFP208 |
| WBLXT9785HED0SE001 | DATACOM, INTERFACE CIRCUIT, PQFP208 |
| WBLXT9785EHCC2V | DATACOM, INTERFACE CIRCUIT, PQFP208 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| WBLXT9785HE.D0-865114 | 制造商:Cortina Systems Inc 功能描述:PHY 8-CH 10Mbps/100Mbps 208-Pin PQFP |
| WBM-DATA | 制造商:Thomas & Betts 功能描述: |
| WBM-DISHWASH | 制造商:Thomas & Betts 功能描述: |
| WBM-DISPOSAL | 制造商:Thomas & Betts 功能描述: |
| WBM-DUPLEX | 制造商:Thomas & Betts 功能描述: |
发布紧急采购，3分钟左右您将得到回复。