参数资料
| 型号： | XC2V40-4FG256I |
| 厂商： | Xilinx Inc |
| 文件页数： | 243/318页 |
| 文件大小： | 0K |
| 描述： | IC FPGA VIRTEX-II 256FGBGA |
| 产品变化通告： | FPGA Family Discontinuation 18/Apr/2011 |
| 标准包装： | 90 |
| 系列： | Virtex®-II |
| LAB/CLB数： | 64 |
| RAM 位总计： | 73728 |
| 输入/输出数： | 88 |
| 门数： | 40000 |
| 电源电压： | 1.425 V ~ 1.575 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 100°C |
| 封装/外壳： | 256-BGA |
| 供应商设备封装： | 256-FBGA（17x17） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页当前第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页
Virtex-II Platform FPGAs: Pinout Information
R
DS031-4 (v3.5) November 5, 2007
Module 4 of 4
Product Specification
225
Revision History
This section records the change history for this module of the data sheet.
Date
Version
Revision
11/07/00
1.0
Early access draft.
11/22/00
1.1
Initial Xilinx release. Made the following corrections:
CS144 package - Table 5, page 5:
Added missing pin D10 in Bank 1.
Changed dedicated pins A2 and B2 to RSVD (from DXN and DXP).
FG256 package - Table 6, page 10:
Changed dedicated pins A3 and A4 to RSVD (from DXN and DXP).
FG896 package - Table 11, page 94:
Corrected pin AG1 in Bank 4 to be AG12.
FF1152 package - Table 12, page 120:
Corrected pin Y3 in Bank 6 to be Y32.
12/19/00
1.2
Reverse designations were fixed for pins in every package.
01/25/01
1.3
Data sheet divided into four modules (per current style standard). DXN and DXP pin
02/07/01
1.4
DXN and DXP pin information was changed back to RSVD for the CS144 package (Table 5)
and the FG256 package (Table 6).
04/02/01
1.5
ALT_VRN and ALT_VRP pin information was added for each package.
Table 8, page 34 – added No Connect designations for the XC2V1500 device in the
FG676 package.
Reverted to traditional double-column format.
11/07/01
1.6
Updated list of devices supported in the FF1152, FF1517, and BF957 packages.
09/26/02
1.7
Updated Table 3 to reflect devices supported in the BG728 and BF957 packages.
Added mention of LVPECL to pin definition in Table 4.
10/07/02
1.8
Corrected Table 10 heading to reflect supported devices in the BG728 package.
12/06/02
1.8.1
Enhanced the description of the PWRDWN_B pin in Table 4.
05/07/03
1.8.2
Added clarification to Table 4 and all device pinout tables regarding the dual-use
nature of pins D0/DIN and BUSY/DOUT during configuration.
06/19/03
1.8.3
The final GND pin in each of five pinout tables was inadvertently deleted in v1.8.2. This
revision restores the deleted GND pins as follows:
-
Pin C5, Table5, page5 (CS144)
-
Pin A1, Table 6, page 10 (FG256)
-
Pin A2, Table 10, page 72 (BG728)
-
Pin A2, Table 12, page 120 (FF1152)
-
Pin AL30, Table 14, page 198 (BF957)
08/01/03
2.0
All Virtex-II devices and speed grades now Production. See Table 13, Module 3.
03/29/04
2.0.1
Recompiled for backward compatibility with Acrobat 4 and above.
06/24/04
3.3
Added references to, and new package drawings for, Pb-free wire-bond packages CSG,
FGG, and BGG. (Revision number advanced to level of complete data sheet.)
03/01/05
3.4
Table 4: Changed Direction for User I/O pins (IO_LXXY_#) from “Input/Output” to
“Input/Output/Bidirectional”. Added requirement to VBATT to connect pin to VCCAUX or GND
if battery is not used.
11/05/07
3.5
Updated copyright notice and legal disclaimer.
相关PDF资料 |
PDF描述 |
|---|---|
| XC2V40-5FGG256C | IC FPGA VIRTEX-II 40K 256-FBGA |
| XC2V40-4FGG256I | IC FPGA VIRTEX-II 40K 256-FBGA |
| 3341-32BULK | CONN JACKSOCKET M2.5/4-40 0.50" |
| DB53750-2 | DSUB DB INTERFACIAL SEAL |
| XC3S1400A-5FTG256C | IC FPGA SPARTAN3A 1400K 256FTBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC2V40-4FG456C | 制造商:XILINX 制造商全称:XILINX 功能描述:Virtex-II Platform FPGAs: Complete Data Sheet |
| XC2V40-4FG456I | 制造商:XILINX 制造商全称:XILINX 功能描述:Virtex-II Platform FPGAs: Complete Data Sheet |
| XC2V40-4FGG256C | 功能描述:IC FPGA VIRTEX-II 40K 256-FBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Virtex®-II 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
| XC2V40-4FGG256I | 功能描述:IC FPGA VIRTEX-II 40K 256-FBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Virtex®-II 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
| XC2V40-5BF957C | 制造商:XILINX 制造商全称:XILINX 功能描述:Virtex-II 1.5V Field-Programmable Gate Arrays |
发布紧急采购，3分钟左右您将得到回复。