- 您现在的位置：买卖IC网 > PDF目录11585 > XRT86VL30IV80-F (Exar Corporation)IC FRAMR/LIU T1/E1/J1 QD 80LQFP PDF资料下载
参数资料
| 型号： | XRT86VL30IV80-F |
| 厂商： | Exar Corporation |
| 文件页数： | 111/175页 |
| 文件大小： | 0K |
| 描述： | IC FRAMR/LIU T1/E1/J1 QD 80LQFP |
| 标准包装： | 90 |
| 控制器类型： | T1/E1/J1 调帧器，LIU |
| 电源电压： | 3.3V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 80-LQFP |
| 供应商设备封装： | 80-LQFP（12x12） |
| 包装： | 托盘 |
| 其它名称： | 1016-1486 XRT86VL30IV80-F-ND |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页当前第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页
XRT86VL30
35
SINGLE T1/E1/J1 FRAMER/LIU COMBO - T1 REGISTER DESCRIPTION
REV. 1.0.1
1
SB_ENB(1)
R/w
0
Receive Slip Buffer Mode Select
These bits select modes of operation for the receive slip buffer. These two
bits also select the direction of RxSERCLK and RxSYNC in base clock rate
(2.048MHz). The following table shows the corresponding slip buffer modes
as well as the direction of the RxSYNC/RxSERCLK according to the setting
of these two bits.
NOTE: Users must make sure that the RxSerClk input pin is synchronized to
the Recovered Clock signal for this particular channel to prevent any
buffer slips from occurring.
0
SB_ENB(0)
R/W
1
TABLE 21: FIFO LATENCY REGISTER (FFOLR)
HEX ADDRESS: 0X0117
BIT
FUNCTION
TYPE
DEFAULT
DESCRIPTION-OPERATION
7-5
Reserved
-
Reserved
4-0
Rx Slip Buffer FIFO
Latency[4:0]
R/W
00100
Receive Slip Buffer FIFO Latency[4:0]:
These bits permit the user to specify the “Receive Data” Latency (in
terms of RxSerClk_n clock periods), whenever the Receive Slip
Buffer has been configured to operate in the “FIFO” Mode.
NOTE: These bits are only active if the Receive Slip Buffer has been
configured to operate in the FIFO Mode.
TABLE 20: SLIP BUFFER CONTROL REGISTER (SBCR)
HEX ADDRESS: 0X0116
BIT
FUNCTION
TYPE
DEFAULT
DESCRIPTION-OPERATION
SB_ENB
[1:0]
RECEIVE SLIP BUFFER
MODE SELECT
DIRECTION OF
RXSERCLK
DIRECTION OF
RXSYNC
00/11
Receive Slip Buffer is
bypassed
Output
01
Slip Buffer Mode
Input
Depends on the
setting of SB_SDIR
(bit 2 of this register)
If SB_SDIR = 0:
RxSYNC = Output
If SB_SDIR = 1:
RxSYNC = Input
10
FIFO Mode.
FIFO data latency
can be programmed
by the 'FIFO Latency
Register' (Address =
0x0117).
Input
Depends on the
setting of SB_SDIR
(bit 2 of this register)
If SB_SDIR = 0:
RxSYNC = Output
If SB_SDIR = 1:
RxSYNC = Input
相关PDF资料 |
PDF描述 |
|---|---|
| KSZ8841-32MVL | IC MAC CTRLR 32BIT 128-LQFP |
| PIC16F684T-E/ST | IC PIC MCU FLASH 2KX14 14TSSOP |
| LTC4267CDHC#PBF | IC POE 802.3AF INTERFACE 16-DFN |
| PIC16C505-04E/P | IC MCU OTP 1KX12 14DIP |
| LTC4264IDE#PBF | IC CNTRLR PD INTERFACE 12-DFN |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XRT86VL30IVF | 制造商:Exar Corporation 功能描述: |
| XRT86VL30IV-F | 功能描述:网络控制器与处理器 IC 1-Ch T1/E1/J1 RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| XRT86VL30IV-F | 制造商:Exar Corporation 功能描述:T1/E1 Framer Combo IC |
| XRT86VL32 | 制造商:EXAR 制造商全称:EXAR 功能描述:DUAL T1/E1/J1 FRAMER/LIU COMBO - T1 REGISTER DESCRIPTION |
| XRT86VL32_07 | 制造商:EXAR 制造商全称:EXAR 功能描述:DUAL T1/E1/J1 FRAMER/LIU COMBO - E1 REGISTER DESCRIPTION |
发布紧急采购，3分钟左右您将得到回复。