- 您现在的位置：买卖IC网 > PDF目录300164 > ZL50418GKG2 (CONEXANT SYSTEMS) DATACOM, LAN SWITCHING CIRCUIT, PBGA553 PDF资料下载
参数资料
| 型号： | ZL50418GKG2 |
| 厂商： | CONEXANT SYSTEMS |
| 元件分类： | 网络接口 |
| 英文描述： | DATACOM, LAN SWITCHING CIRCUIT, PBGA553 |
| 封装： | 37.50 X 37.50 MM, 2.33 MM HEIGHT, LEAD FREE, MS-034, HSBGA-553 |
| 文件页数： | 28/155页 |
| 文件大小： | 1928K |
| 代理商： | ZL50418GKG2 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页当前第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页
ZL50418
Data Sheet
123
Zarlink Semiconductor Inc.
12.3.6.55
RPRIORITY – User Define Range Priority
I2C Address h0D5, CPU Address: 59e
Accessed by CPU, serial interface and I2C (R/W)
RLOW and RHIGH form a range for logical ports to be classified with priority specified in RPRIORITY.
12.3.6.56
CPUQOSC1,2,3
CPU Address: 5a0, 5a1, 5a2
Accessed by CPU and serial interface (R/W)
C - CPUQOSC1 – CPU BYTE_C1 (CPU Address 5A0)
B - CPUQOSC2 – CPU BYTE_C2 (CPU Address 5A1)
A - CPUQOSC3 – CPU BYTE_C3 (CPU Address 5A2)
Represents values A-C for a CPU port. The values A-C are per-queue byte thresholds for random early drop.
QOSC3 represents A, and QOSC1 represents C. Granularity: 256 bytes
12.3.7
(Group 6 Address) MISC Group
12.3.7.1
MII_OP0 – MII Register Option 0
I2C Address F0, CPU Address:h600
Accessed by CPU, serial interface and I2C (R/W)
74
3
0
Range Transmit Priority
Drop
Bit[3:1]
Transmit Priority
Bits[0]:
Drop Priority
76
5
4
0
hfc
1prst
DisJ
Vendor Spc. Reg Addr
Bits [7]:
Half duplex flow control feature
0 = Half duplex flow control always enable
1 = Half duplex flow control by negotiation
Bits [6]:
Link partner reset auto-negotiate disable
Bits [5]:
Disable jabber detection. This is for HomePNA applications or any serial
operation slower than 10 Mbps.
0 = Enable
1 = Disable
Bit [4:0]:
Vendor specified link status register address (null value means don’t use it)
(Default 00). This is used if the Linkup bit position in the PHY is non-
standard.
相关PDF资料 |
PDF描述 |
|---|---|
| ZL50418/GKC | DATACOM, LAN SWITCHING CIRCUIT, PBGA553 |
| ZL50418GKG2 | DATACOM, LAN SWITCHING CIRCUIT, PBGA553 |
| ZLW-2-B | 1 MHz - 1000 MHz RF/MICROWAVE DOUBLE BALANCED MIXER, 9.5 dB CONVERSION LOSS-MAX |
| ZMG71W | SINGLE COLOR LED, GREEN |
| ZMM5228/D1 | 3.9 V, 0.5 W, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ZL51B | 制造商:YEASHIN 制造商全称:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL56B | 制造商:YEASHIN 制造商全称:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL5V1B | 制造商:YEASHIN 制造商全称:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL5V6B | 制造商:YEASHIN 制造商全称:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL60001 | 制造商:ZARLINK 制造商全称:Zarlink Semiconductor Inc 功能描述:High speed 2.5 Gbps 850 nm VCSEL |
发布紧急采购，3分钟左右您将得到回复。