参数资料
| 型号： | AS3658F-BCTP |
| 厂商： | ams |
| 文件页数： | 92/158页 |
| 文件大小： | 0K |
| 描述： | IC PMU POWER/AUDIO 124-CTBGA |
| 标准包装： | 2,500 |
| 应用： | 便携式设备 |
| 电流 - 电源： | 7mA |
| 电源电压： | 3 V ~ 5.5 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 124-TFBGA |
| 供应商设备封装： | 124-CTBGA（8x8） |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页当前第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页
AS3658
Data Sheet Confidential
- Detailed Description- Audio Functions
Table 90. AudioSet2Register
Addr:75
Audio Set2
These bits control the Audio functions
Bit
Bit Name
Default Access
Description
Bias current reduction settings for headphone output
00
0%
5,4
ibr_hph<1:0>
0
R/W
01
17%
10
11
34%
50%
6
7
I2S_select
I2S_mclk_en
0
0
R/W
R/W
0
1
0
1
Select I2S_1 input
Select I2S_2 input
Generation of the master clock by the internal PLL
Use Pin MCLK_1, MCLK_2 as masterclock input
9.4
ADC, DAC and Digital Audio Input
9.4.1 General
Digital audio data can be fed into the AS3658 via the I2S interface This input data is used by the 18-bit DAC to
generate the analog audio signal.
The stage is set to mute by default; If the DAC input is not enabled.
9.4.2 Signal Description
The digital audio interface uses the standard I2S format:
Left justified
MSB first
One additional leading bit
MCLK has to have a fixed ratio of 128 or 256 to LRCLK. With a LRCLK equal to 16, 32, 44.1 or 48kHz, the MCLK can
be generated by the on-chip PLL (do not use the internal PLL if there is jitter on the LRCLK1 or 2). For lower sample
rates the bit pll_mode has to be set (for sample rates between 8kHz and 12kHz).
The high going edge of MCLK has to have timing separation from LRCLK edges. If the clock generation is so that
LRCLK edges are at the same time as MCLK high going edges, the MCLK can be inverted to guarantee a proper DAC
function.
This audio input interfaces uses an I2S synchronizer to be able to handle audio sample length of 24bits or less.
www.austriamicrosystems.com
Revision 1v13
91 - 157
相关PDF资料 |
PDF描述 |
|---|---|
| AS7620A-BQFT | IC REG BUCK ADJ 0.5A 12MLPQ |
| AT73C213B | IC PWR MGMT ANALOG PMAAC 32QFN |
| AT73C238 | IC POWER MANAGEMENT |
| AT88SA100S-TSU-T | IC BATT AUTHENTICATION SOT23-3 |
| ATA5021-TAPY 44 | IC WINDOW WATCHDOG TIMER 8SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AS3661 | 制造商:AMSCO 制造商全称:austriamicrosystems AG 功能描述:Programmable 9-channel LED Dr iver |
| AS3661 EB | 制造商:ams 功能描述:BOARD EVAL FOR AS3661 |
| AS3661-BWLT | 制造商:ams 功能描述:IC LED DRVR SMARTLIGHT 25WLCSP 制造商:ams 功能描述:T&R / WL-CSP25 (2,29x2,29x0.4) |
| AS3661-BWLT-500 | 制造商:ams 功能描述:IC LED DRVR SMARTLIGHT 25WLCSP 制造商:ams 功能描述:T&R / WL-CSP25 (2,29x2,29x0.4) |
| AS3661-EB | 制造商:ams 功能描述:Evaluation Board |
发布紧急采购，3分钟左右您将得到回复。