参数资料
| 型号： | BR93L56RF-WE2 |
| 厂商： | Rohm Semiconductor |
| 文件页数： | 13/41页 |
| 文件大小： | 0K |
| 描述： | IC EEPROM 2KBIT 2MHZ 8SOP |
| 标准包装： | 1 |
| 格式 - 存储器： | EEPROMs - 串行 |
| 存储器类型： | EEPROM |
| 存储容量： | 2K (128 x 16) |
| 速度： | 2MHz |
| 接口： | Microwire 3 线串行 |
| 电源电压： | 1.8 V ~ 5.5 V |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 8-SOIC（0.173"，4.40mm 宽） |
| 供应商设备封装： | 8-SOP |
| 包装： | 标准包装 |
| 产品目录页面： | 1380 (CN2011-ZH PDF) |
| 其它名称： | BR93L56RF-WE2DKR |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页当前第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页
BR93L -W Series, 93A □□ -WM Series, BR93H □□ -WC Series
4) Write enable (WEN) / disable (WDS) cycle
～ ～
CS
Technical Note
SK
1
2
3
4
5
6
7
8
～ ～
n
BR93L46- Ｗ /A46-WM : n=9
DI
1
0
0
ENABLE=1 1
DISABLE=0 0
～ ～
～ ～
BR93L56-W/A56-WM
BR93L66-W/A66-WM
BR93L76-W/A76-WM
BR93L86-W/A86-WM
: n=11
: n=13
DO
High-Z
Fig.63 Write enable (WEN) / disable (WDS) cycle
○ At power on, this IC is in write disable status by the internal RESET circuit. Before executing the write command, it is
necessary to execute the write enable command. And, once this command is executed, it is valid unitl the write disable
command is executed or the power is turned off. However, the read command is valid irrespective of write enable / diable
command. Input to SK after 6 clocks of this command is available by either “H” or “L”, but be sure to input it.
○ When the write enable command is executed after power on, write enable status gets in. When the write disable command
is executed then, the IC gets in write disable status as same as at power on, and then the write command is canceled
thereafter in software manner. However, the read command is executable. In write enable status, even when the write
command is input by mistake, write is started. To prevent such a mistake, it is recommended to execute the write disable
command after completion of write.
5) Erase cycle timing (ERASE)
～ ～
～ ～
CS
tCS
STATUS
～ ～
～ ～
～ ～
～ ～
BR93L46-W/A46-WM : n=9, m=5
SK
DI
1
1
1
2
1
4
Am
～ ～
～ ～
A3
A2
A1
n
A0
～ ～
～ ～
～ ～
～ ～
BR93L56-W/A56-WM
BR93L66-W/A66-WM
BR93L76-W/A76-WM
BR93L86-W/A86-WM
: n=11, m=7
: n=13, m=9
～ ～
tSV
～ ～
BUSY READY
DO
High-Z
～ ～
tE/W
Fig.64 Erase cycle timing
In this command, data of the designated address is made into “1”. The data of the designated address becomes “FFFFh”.
Actual ERASE starts at the fall of CS after the fall of A0 taken SK clock.
In ERASE, status can be detected in the same manner as in WRITE command.
6) Chip erase cycle timing (ERAL)
～ ～
～ ～
CS
tCS
～ ～
STATUS
～ ～
～ ～
BR93L46-W/A46-WM : n=9
SK
1
2
4
～ ～
n
～ ～
～ ～
BR93L56-W/A56-WM
BR93L66-W/A66-WM
: n=11
DI
1
0
0
1
0
～ ～
～ ～
BR93L76-W/A76-WM
BR93L86-W/A86-WM
: n=13
tSV
～ ～
BUSY READY
DO
High-Z
～ ～
tE/W
Fig.65 Chip erase cycle timing
In this command, data of all addresses is erased. Data of all addresses becomes ”FFFFh”.
Actual ERASE starts at the fall of CS after the falll of the n-th clock from the start bit input.
In ERAL, status can be detected in the same manner as in WRITE command.
www.rohm.com
? 2011 ROHM Co., Ltd. All rights reserved.
13/40
2011.09 - Rev.G
相关PDF资料 |
PDF描述 |
|---|---|
| AGLN125V2-ZCSG81 | IC FPGA NANO 1KB 125K 81-CSP |
| A3PN250-VQ100 | IC FPGA NANO 250K GATES 100-VQFP |
| BR93L46RFJ-WE2 | IC EEPROM 1KBIT 2MHZ 8SOP |
| A3PN250-ZVQG100 | IC FPGA NANO 250K GATES 100-VQFP |
| A3PN250-ZVQ100 | IC FPGA NANO 250K GATES 100-VQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| BR93L56-W | 功能描述:IC EEPROM 2KBIT 2MHZ 8DIP RoHS:是 类别:集成电路 (IC) >> 存储器 系列:- 标准包装:2,000 系列:- 格式 - 存储器:RAM 存储器类型:SRAM - 异步 存储容量:256K (32K x 8) 速度:15ns 接口:并联 电源电压:3 V ~ 3.6 V 工作温度:-40°C ~ 85°C 封装/外壳:28-TSSOP（0.465"，11.8mm 宽） 供应商设备封装:28-TSOP 包装:带卷 (TR) 其它名称:71V256SA15PZGI8 |
| BR93L66 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:EEPROM |
| BR93L66F | 制造商:未知厂家 制造商全称:未知厂家 功能描述:EEPROM |
| BR93L66FJ | 制造商:未知厂家 制造商全称:未知厂家 功能描述:EEPROM |
| BR93L66FJ-W | 制造商:ROHM 制造商全称:Rohm 功能描述:Microwire BUS 4Kbit(256 x 16bit) EEPROM |
发布紧急采购，3分钟左右您将得到回复。