参数资料
| 型号： | CDB5460AU |
| 厂商： | Cirrus Logic Inc |
| 文件页数： | 44/54页 |
| 文件大小： | 0K |
| 描述： | EVALUATION BOARD FOR CS5460A |
| 标准包装： | 1 |
| 主要目的： | 电源管理，电度表/功率表 |
| 嵌入式： | 是，MCU，8 位 |
| 已用 IC / 零件： | CS5460A |
| 主要属性： | 1 相电流和电压监控 |
| 次要属性： | 图形用户接口，SPI? 和 USB 接口 |
| 已供物品： | 板，线缆，软件 |
| 相关产品： | CS5460A-BSZR-ND - IC ENERGY METERING 1PHASE 24SSOP 598-1701-ND - IC PWR/ENERGY 1PH BIDIR 24SSOP 598-1700-ND - IC PWR/ENERGY 1PH BIDIR 24SSOP 598-1094-5-ND - IC ENERGY METERING 1PHASE 24SSOP |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页当前第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页
CS5460A
5. REGISTER DESCRIPTIONS
Current
Channel
Voltage
Channel
AC Offset Register (1 x 24)
AC Offset Register (1 x 24)
DC Offset Register (1 × 24)
DC Offset Register (1 × 24)
AC/DC Gain Register (1 × 24)
AC/DC Gain Register (1 × 24)
Signed Output Registers (4 × 24)
(I, V, P, E)
Unsigned Output Registers (2 × 24)
(I RMS ,V RMS )
Power Offset Register (1 x 24)
Pulse-Rat e Register (1 × 24)
Cycle-Counter Registe r (1 × 24)
Receive Buffer
SD I
24-Bit
Serial Interface
CS
Timebase Cal. Register (1 x 24)
Control Register (1 x 24)
Status Register (1 × 24)
Transmit Buffer
SDO
Command Word
SCLK
Configuration Register (1 × 24)
Mask Register (1 × 24)
State Machine
INT
Figure 21. CS5460A Register Diagram
Note:
1.
** “default” => bit status after software or hardware reset
2. Note that all registers can be read from, and written to.
5.1 Configuration Register
Address: 0
23
PC6
15
EWA
7
RS
22
PC5
14
Res
6
VHPF
21
PC4
13
Res
5
IHPF
20
PC3
12
SI1
4
iCPU
19
PC2
11
SI0
3
K3
18
PC1
10
EOD
2
K2
17
PC0
9
DL1
1
K1
16
Gi
8
DL0
0
K0
Default** = 0x000001
44
K[3:0]
iCPU
IHPF
VHPF
Clock divider. A 4 bit binary number used to divide the value of MCLK to generate the internal
clock DCLK. The internal clock frequency is DCLK = MCLK/K. The value of K can range be-
tween 1 and 16. Note that a value of “0000” will set K to 16 (not zero).
Inverts the CPUCLK clock. In order to reduce the level of noise present when analog signals
are sampled, the logic driven by CPUCLK should not be active during the sample edge.
0 = normal operation (default)
1 = minimize noise when CPUCLK is driving rising edge logic
Control the use of the High Pass Filter on the Current Channel.
0 = High-pass filter is disabled. If VHPF is set, use all-pass filter. Otherwise, no filter is used.
(default)
1 = High-pass filter is enabled.
Control the use of the High Pass Filter on the voltage Channel.
0 = High-pass filter is disabled. If IHPF is set, use all-pass filter. Otherwise, no filter is used.
(default)
1 = High-pass filter enabled
DS487F5
相关PDF资料 |
PDF描述 |
|---|---|
| CDB5461AU | BOARD EVAL & SOFTWARE CS5461A |
| CDB5466U | BOARD EVAL & SOFTWARE CS5466 ADC |
| CDB5467U | BOARD EVAL FOR CS5467 ADC |
| CDB5560-2 | DEV BOARD FOR CS5560 W/SE INPUT |
| CDB5571-2 | DEV BOARD FOR CS5571 W/SE INPUT |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CDB5460AU-Z | 制造商:Cirrus Logic 功能描述:PB-FREEEVAL BOARD FOR CS5460 - Bulk |
| CDB5461 | 制造商:Cirrus Logic 功能描述:EVAL BD FOR CS5461 - Bulk |
| CDB5461A | 功能描述:EVAL BOARD FOR CS5461 RoHS:否 类别:编程器，开发系统 >> 过时/停产零件编号 系列:- 标准包装:1 系列:- 类型:MCU 适用于相关产品:Freescale MC68HC908LJ/LK（80-QFP ZIF 插口） 所含物品:面板、缆线、软件、数据表和用户手册 其它名称:520-1035 |
| CDB5461AU | 功能描述:数据转换 IC 开发工具 Eval Bd Sngl-Phase Pow/Energy RoHS:否 制造商:Texas Instruments 产品:Demonstration Kits 类型:ADC 工具用于评估:ADS130E08 接口类型:SPI 工作电源电压:- 6 V to + 6 V |
| CDB5461AU-Z | 制造商:Cirrus Logic 功能描述:PB-FREEEVAL BOARD FOR CS5461 WITH USB - Bulk |
发布紧急采购，3分钟左右您将得到回复。