- 您现在的位置：买卖IC网 > PDF目录170346 > CY39050V208-125NTXI (CYPRESS SEMICONDUCTOR CORP) LOADABLE PLD, 10 ns, PQFP208 PDF资料下载
参数资料
| 型号： | CY39050V208-125NTXI |
| 厂商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分类： | PLD |
| 英文描述： | LOADABLE PLD, 10 ns, PQFP208 |
| 封装： | 28 X 28 MM, 0.50 MM PITCH, LEAD FREE, PLASTIC, EQFP-208 |
| 文件页数： | 40/86页 |
| 文件大小： | 2802K |
| 代理商： | CY39050V208-125NTXI |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页当前第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *I
Page 45 of 86
Reconfig
Input
Pin to start configuration of Delta39K
TCLK
Input
JTAG Test Clock
TDI
Input
JTAG Test Data In
TDO
Output
JTAG Test Data Out
TMS
Input
JTAG Test Mode Select
VCC
Power
Operating Voltage
VCCIO0
Power
VCC for I/O bank 0
VCCIO1
Power
VCC for I/O bank 1
VCCIO2
Power
VCC for I/O bank 2
VCCIO3
Power
VCC for I/O bank 3
VCCIO4
Power
VCC for I/O bank 4
VCCIO5
Power
VCC for I/O bank 5
VCCIO6
Power
VCC for I/O bank 6
VCCIO7
Power
VCC for I/O bank 7
VCCJTAG
Power
VCC for JTAG pins
VCCCNFG
Power
VCC for Configuration port
VCCPLL[18]
Power
VCC for PLL
VCCPRG
Power
VCC for programming the Self-Boot solution embedded boot PROM
Config_Done
Output
Flag indicating that configuration is complete
CCLK
Output
Configuration Clock for serial interface with the external boot PROM
CCE
Output
Chip select for the external boot PROM (active low)
Data
Input
Pin to receive configuration data from the external boot PROM
Reset
Output
Reset signal to interface with the external boot PROM
Table 8. Pin Definition Table
Pin Name
Function
Description
Table 9. Mode Select (MSEL) Pin Connectivity Table
GND
Delta39K - Self-Boot Solution
VCCCNFG
Delta39K - with external boot PROM
Table 10. I/O Banks for Global Clock and Global Control
Pins (in all densities and packages)
GCLK[0]
GCTL[0]
GCLK[1]
GCTL[1]
GCLK[2]
GCTL[2]
GCLK[3]
GCTL[3]
Bank
Number
0
5
6
7
Table 11. 208 EQFP/PQFP Pin Table
Pin
CY39030
CY39050
CY39100
CY39200
1
GCTL0
2
GND
3
GCLK0
4
GND
5
IO0
6
IO0
7
IO0
8
IO/VREF0
9
IO0
10
IO0
11
VCCIO0
Note:
18. The PLL is available in Delta39K ‘V’ devices (2.5V/3.3V) and not in Delta39K ‘Z’ devices (1.8V). In Delta39K ‘Z’ devices, connect VCCPLL to VCC.
相关PDF资料 |
PDF描述 |
|---|---|
| CY39050V208-233NTXC | LOADABLE PLD, 7.2 ns, PQFP208 |
| CY39050V208-83NTXC | LOADABLE PLD, 15 ns, PQFP208 |
| CY39050V208-83NTXI | LOADABLE PLD, 15 ns, PQFP208 |
| CY39200V208-181NTXC | LOADABLE PLD, 8.5 ns, PQFP208 |
| CY39200V208-83NTXC | LOADABLE PLD, 15 ns, PQFP208 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CY39050V208-181BBC | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050V208-181BBI | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050V208-181BGC | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050V208-181BGI | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050V208-181MBC | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
发布紧急采购，3分钟左右您将得到回复。