- 您现在的位置：买卖IC网 > PDF目录10993 > DS3170N+ (Maxim Integrated Products)IC TXRX DS3/E3 100-CSBGA PDF资料下载
参数资料
| 型号： | DS3170N+ |
| 厂商： | Maxim Integrated Products |
| 文件页数： | 194/230页 |
| 文件大小： | 0K |
| 描述： | IC TXRX DS3/E3 100-CSBGA |
| 产品培训模块： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 标准包装： | 640 |
| 功能： | 单芯片收发器 |
| 接口： | DS3，E3 |
| 电路数： | 1 |
| 电源电压： | 3.135 V ~ 3.465 V |
| 电流 - 电源： | 120mA |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 100-LBGA，CSBGA |
| 供应商设备封装： | 100-CSBGA（11x11） |
| 包装： | 托盘 |
| 包括： | DS3 调帧器，E3 调帧器，HDLC 控制器，芯片内 BERT |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页当前第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页
DS3170 DS3/E3 Single-Chip Transceiver
66 of 230
10.4 Global Resources
10.4.1 Clock Rate Adapter (CLAD)
The clock rate adapter is composed of a PLL block to create the internal clock which can be used for the transmit
clock and/or LIU reference clock from a clock input on the reference input (REFCLK) pin. The device needs one of
two (DS3 or E3) internal clock rates. The input reference clock frequency can be either 44.736, 34.368. 77.78,
51.84 or 19.44 MHz.
The receive LIU is supplied a reference clock from the CLAD. The receive LIU selects the clock frequency based
upon the mode the user selects via the FM bits. The CLAD output is also available as a transmit clock source if
selected via the PORT.CR2.CLADC register bit.
The user must supply at least one of the five rates (44.736, 34.368. 77.78, 51.84 or 19.4 MHz) to the REFCLK pin.
The CLAD[2:0] bits informs the PLL of the frequency applied to the pins. Selection of the clock applied to the LIU
and optionally the transmitter is controlled by the FM bits (located in PORT.CR2). The CLAD allows maximum
flexibility to the user. The user may supply any of the five clock rates and use the CLAD to convert the rate to the
particular clock rate needed for his application.
The CLAD PLL is enabled when the CLAD input reference clock is different from the clock required for the framing
mode. The CLAD PLL is disabled and the CLAD output clock is connected directly to the CLAD input clock
(REFCLK) when the framing mode requires the same clock as the CLAD input reference clock.
Table 10-11. CLAD Clock Source Settings
CLAD[2:0]
REFCLK (INPUT)
000
44.736 MHz
001
34.368 MHz
010
51.84 MHz
011
19.44 MHz
100
77.76 MHz
101
Undefined
11X
Undefined
10.4.2 8 kHz Reference Generation
The global 8KREF signal is used to generate the one second reference signal by dividing it by 8000. This signal
can be derived from almost any clock source on the chip as well as the general purpose IO pin GPIO4. The port
8KREF signal can be sourced from the transmit or receive clocks. The minimum input frequency stability of the
8KREF input pin is +/- 500 ppm.
The global 8KREF signal can come from an external 8000 Hz reference connected to the GPIO4 general purpose
IO pin by setting the GL.CR2.G8KIS bit. The global 8KREF signal can be output on the GPIO2 general purpose IO
pin when the GL.CR2.G8KOS bit is set.
The global 8KREF signal can be derived from the CLAD PLL or pins or come from any of the port 8KREF signals
The port 8KREF signal can be derived from the transmit clock input pin or from the receive LIU or input clock pin.
The
G8KRS[2:0] bits.
The 8KREF 8.000 kHz signal is a simple divisor of 44736 kHz (DS3 divided by 5592) or 33368 kHz (E3 divided by
4296). The correct divisor for the port 8KREF source is selected by the mode the port is configured for. The CLAD
clock chosen for the clock source selects the correct divisor for the global 8KREF. The 8KREF signal is only as
accurate as the clock source chosen to generate it.
P8KRS[1:0] bits are used to select which source.
Table 10-12 lists the selectable sources for global 8 kHz reference.
相关PDF资料 |
PDF描述 |
|---|---|
| DS2151QB | IC TXRX T1 1-CHIP 5V LP 44-PLCC |
| DS21Q58LN+ | IC TXRX E1 QUAD 3.3V 100LQFP |
| DS26504LN+ | IC T1/E1/J1 64KCC ELEMENT 64LQFP |
| DS21352G | IC TXRX T1 1-CHIP 3.3V 100-BGA |
| DS2174QN+T&R | IC BERT ENHANCED 44-PLCC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DS3170N+ | 功能描述:网络控制器与处理器 IC DS3/E3 Single-Chip Transceiver RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| DS3170N+T&R | 制造商:Maxim Integrated Products 功能描述:SINGLE PORT DS3/E3 SCT T&R IND LF - Tape and Reel 制造商:Maxim Integrated Products 功能描述:IC TXRX DS3/E3 100CSBGA |
| DS3170N+T&R | 功能描述:网络控制器与处理器 IC DS3/E3 Single-Chip Transceiver RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| DS3171 | 功能描述:网络控制器与处理器 IC Single DS3/E3 Single Chip Transceiver RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| DS3171N | 功能描述:网络控制器与处理器 IC Single DS3/E3 Single Chip Transceiver RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
发布紧急采购，3分钟左右您将得到回复。