- 您现在的位置：买卖IC网 > PDF目录10993 > DS3170N+ (Maxim Integrated Products)IC TXRX DS3/E3 100-CSBGA PDF资料下载
参数资料
| 型号： | DS3170N+ |
| 厂商： | Maxim Integrated Products |
| 文件页数： | 46/230页 |
| 文件大小： | 0K |
| 描述： | IC TXRX DS3/E3 100-CSBGA |
| 产品培训模块： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 标准包装： | 640 |
| 功能： | 单芯片收发器 |
| 接口： | DS3，E3 |
| 电路数： | 1 |
| 电源电压： | 3.135 V ~ 3.465 V |
| 电流 - 电源： | 120mA |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 100-LBGA，CSBGA |
| 供应商设备封装： | 100-CSBGA（11x11） |
| 包装： | 托盘 |
| 包括： | DS3 调帧器，E3 调帧器，HDLC 控制器，芯片内 BERT |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页当前第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页
DS3170 DS3/E3 Single-Chip Transceiver
14 of 230
4.5
Transmit DS3/E3 Formatter Features
Frame insertion for M23 and C-bit parity DS3, G.751 E3 and G.832 E3
B3ZS/HDB3 encoding
Formatter pass-through mode for clear channel applications and externally defined frame formats
Generation of RAI, AIS, DS3 idle signal, and G.832-E3 RDI
Automatic or manual insertion of bipolar violations (BPVs), excessive zeroes (EXZ) occurrences, F-bit errors,
M-bit errors, FAS errors, P-bit parity errors, CP-bit parity errors, BIP-8 errors, and far end block errors (FEBE)
The E3 national bit (Sn) can be sourced from a control register, from the HDLC controller, or from the FEAC
controller
Most framing overhead fields can be sourced from transmit overhead port
HDLC controller with 256 byte FIFO for DS3 path maintenance data link (PMDL), G.751 national bit, or G.832
NR or GC channels
FEAC controller for DS3 FEAC channel can be configured to send one codeword, one codeword continuously,
or two different codewords back-to-back to send DS3 Line Loopback commands
16-byte Trail Trace Buffer sources the G.832 trail access point identifier
Insertion of G.832 payload type, and timing marker bits from registers
DS3 M23 C-bits configurable as payload or overhead; as overhead they can be controlled from registers or the
transmit overhead port
4.6
Transmit DS3/E3 LIU Features
Drives standards-compliant DS3 and E3 waveshapes onto 75
coaxial cable
Waveshape template compliance over all cable lengths without LBO adjustment
Tri-state line driver outputs support protection switching applications
Line driver monitor circuit and alarm output
Wide 50
±20% transmit clock duty cycle
Line Build-Out (LBO) control
Output driver monitor
4.7
Clock Rate Adapter Features
Generation of the internally needed DS3 (44.736 MHz) and E3 (34.368 MHz) clocks a from single input
reference clock
Input reference clock can be 77.76 MHz, 51.84 MHz, 44.736MHz, 34.368 MHz, or 19.44 MHz
Internally derived clock can be used as references for LIU and jitter attenuator
Derived clock can be transmitted off-chip for external system use through TCLKO pin
Standards-compliant jitter and wander requirements
4.8
HDLC Controller Features
Designed to handle multiple LAPD messages without Host intervention
256 byte receive and transmit FIFOs are large enough to handle the three DS3 PMDL messages (Path ID, Idle
Signal ID, and Test Signal ID) that are sent and received once per second
Handles all of the normal Layer 2 tasks including zero stuffing/destuffing, FCS generation/checking, abort
generation/checking, flag generation/detection, and byte alignment
Programmable high or low water marks for the transmit and receive FIFOs
Terminates the Path Maintenance Data Link in DS3 C-bit Parity mode or the G.751 Sn bit or the G.832 NR or
GC channels
4.9
FEAC Controller Features
Designed to handle multiple FEAC codewords without Host intervention
Receive FEAC automatically validates incoming codewords and stores them in a 4-codeword FIFO
Transmit FEAC can be configured to send one codeword, one codeword continuously, or two different
codewords back-to-back to send DS3 Line Loopback commands
Terminates the FEAC channel in DS3 C-Bit Parity mode or the Sn bit in E3 mode
相关PDF资料 |
PDF描述 |
|---|---|
| DS2151QB | IC TXRX T1 1-CHIP 5V LP 44-PLCC |
| DS21Q58LN+ | IC TXRX E1 QUAD 3.3V 100LQFP |
| DS26504LN+ | IC T1/E1/J1 64KCC ELEMENT 64LQFP |
| DS21352G | IC TXRX T1 1-CHIP 3.3V 100-BGA |
| DS2174QN+T&R | IC BERT ENHANCED 44-PLCC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DS3170N+ | 功能描述:网络控制器与处理器 IC DS3/E3 Single-Chip Transceiver RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| DS3170N+T&R | 制造商:Maxim Integrated Products 功能描述:SINGLE PORT DS3/E3 SCT T&R IND LF - Tape and Reel 制造商:Maxim Integrated Products 功能描述:IC TXRX DS3/E3 100CSBGA |
| DS3170N+T&R | 功能描述:网络控制器与处理器 IC DS3/E3 Single-Chip Transceiver RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| DS3171 | 功能描述:网络控制器与处理器 IC Single DS3/E3 Single Chip Transceiver RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| DS3171N | 功能描述:网络控制器与处理器 IC Single DS3/E3 Single Chip Transceiver RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
发布紧急采购，3分钟左右您将得到回复。