- 您现在的位置：买卖IC网 > PDF目录97925 > EP20K600EFC1020-1ES FPGA PDF资料下载
参数资料
| 型号： | EP20K600EFC1020-1ES |
| 英文描述： | FPGA |
| 中文描述： | FPGA的 |
| 文件页数： | 17/114页 |
| 文件大小： | 1623K |
| 代理商： | EP20K600EFC1020-1ES |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页当前第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页
Altera Corporation
113
APEX 20K Programmable Logic Device Family Data Sheet
SRAM configuration elements allow APEX 20K devices to be
reconfigured in-circuit by loading new configuration data into the device.
Real-time reconfiguration is performed by forcing the device into
command mode with a device pin, loading different configuration data,
reinitializing the device, and resuming user-mode operation. In-field
upgrades can be performed by distributing new configuration files.
Configuration Schemes
The configuration data for an APEX 20K device can be loaded with one of
five configuration schemes (see Table 115), chosen on the basis of the
target application. An EPC2 or EPC16 configuration device, intelligent
controller, or the JTAG port can be used to control the configuration of an
APEX 20K device. When a configuration device is used, the system can
configure automatically at system power-up.
Multiple APEX 20K devices can be configured in any of five configuration
schemes by connecting the configuration enable (nCE) and configuration
enable output (nCEO) pins on each device.
f For more information on configuration, see Application Note 116
(Configuring APEX 20K, FLEX 10K, & FLEX 6000 Devices.)
Device Pin-
Outs
See the Altera web site (http://www.altera.com) or the Altera Digital
Library
for pin-out information.
Revision
History
The information contained in the APEX 20K Programmable Logic Device
Family Data Sheet version 3.7 supersedes information published in previous
versions.
Version 3.7 Changes
s
Table 115. Data Sources for Configuration
Configuration Scheme
Data Source
Configuration device
EPC1, EPC2, EPC16 configuration devices
Passive serial (PS)
MasterBlaster or ByteBlasterMV download cable or serial data source
Passive parallel asynchronous (PPA)
Parallel data source
Passive parallel synchronous (PPS)
Parallel data source
JTAG
MasterBlaster or ByteBlasterMV download cable or a microprocessor
with a Jam or JBC File
相关PDF资料 |
PDF描述 |
|---|---|
| EP20K600EFC1020-1X | FPGA |
| EP20K600EFC1020-2 | FPGA |
| EP20K600EFC1020-2ES | FPGA |
| EP20K600EFC1020-2X | FPGA |
| EP20K600EFC1020-3ES | FPGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EP20K600EFC1020-1X | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
| EP20K600EFC1020-2 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
| EP20K600EFC1020-2ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
| EP20K600EFC1020-2X | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
| EP20K600EFC1020-3 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
发布紧急采购，3分钟左右您将得到回复。