- 您现在的位置：买卖IC网 > PDF目录11568 > IDT82V2108PX8 (IDT, Integrated Device Technology Inc)IC FRAMER T1/J1/E1 8CH 128-PQFP PDF资料下载
参数资料
| 型号： | IDT82V2108PX8 |
| 厂商： | IDT, Integrated Device Technology Inc |
| 文件页数： | 237/292页 |
| 文件大小： | 0K |
| 描述： | IC FRAMER T1/J1/E1 8CH 128-PQFP |
| 标准包装： | 500 |
| 控制器类型： | T1/E1/J1 调帧器 |
| 接口： | 并联 |
| 电源电压： | 2.97 V ~ 3.63 V |
| 电流 - 电源： | 160mA |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 128-BFQFP |
| 供应商设备封装： | 128-PQFP（14x20） |
| 包装： | 带卷 (TR) |
| 其它名称： | 82V2108PX8 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页当前第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页
IDT82V2108
T1 / E1 / J1 OCTAL FRAMER
Functional Description
39
March 5, 2009
3.11.1.3
Receive Multiplexed Mode
In this mode (refer to Figure 19), two multiplexed buses are used to
receive data from all eight framers. The data from up to four framers is
byte-interleaved and output on one of the two multiplexed buses. The
multiplexed bus is chosen by the MRBS (b4, E1-001H). When the data
from four framers is output on one multiplexed bus, the sequence of the
data is arranged by setting the time slot offset TSOFF[6:0] (b6~0, E1-
013H). The data from different framers on one multiplexed bus must be
shifted by a different time slot offset to avoid data mixing. Then the
received data of each framer can be controlled by the MRBC (b3, E1-
001H) to output to the selected multiplexed bus or not. The MRBC (b3,
E1-001H) of the framers that are output to the same multiplexed bus
must be set to the same value.
Figure 19. Receive Multiplexed Mode
In the Receive Multiplexed mode, the data on the system interface
is clocked by MRSCCK. The active edge of MRSCCK to sample the
pulse on MRSCFS and to update the data on MRSD, MRSFS and MRS-
SIG is determined by the following bits in the registers (refer to
In the Receive Multiplexed mode, the Multiplexed Receive Side
System Common Clock (MRSCCK) is provided by the system side. It is
used as a common timing clock for all eight framers. The frequency of
RSCCK can be chosen by the CMS (b2, E1-010H) to be the same as
the bit rate of the received data stream (8.192Mb/s), or double the bit
rate of the received data stream (16.384 Mb/s). If the frequency of
RSCCK is double the bit rate of the received data stream, there will be
two active edges in one bit time. In this case, the RSD_RSCFS_EDGE
(b5, E1-014H) determines the active edge to update the signals on the
MRSD, MRSSIG and MRSFS pins; however, the pulse on MRSCFS (if it
exists) is always sampled on its first active edge. However, if the CMS
(b2, E1-010H) or the RSD_RSCFS_EDGE (b5, E1-014H) of any of the
eight framers is configured as logic 1, all the others are taken as logic 1.
That is, the CMS (b2, E1-010H) and the RSD_RSCFS_EDGE (b5, E1-
014H) of the eight framers should be configured to the same value in the
Receive Multiplexed mode.
In the Receive Multiplexed mode, the Multiplexed Receive Side
System Common Frame Pulse (MRSCFS) is used as a common framing
signal to align the data streams on the two multiplexed buses. MRSCFS
asserts on each first bit of Basic Frame of the selected first framer. The
valid polarity of MRSCFS is configured by the FPINV (b6, E1-011H). The
framing signals on MRSCFS will also be ignored by setting the
FPMODE (b5, E1-011H) to ‘0’. The FPINV (b6, E1-011H) and the
FPMODE (b5, E1-011H) of the eight framers should be set to the same
value.
In the Receive Multiplexed mode, the bit rate on the MRSD pin is
8.192Mb/s.
In the Receive Multiplexed mode, MRSFS can be configured by the
PERTS_RSFS (b3, E1-00EH) and REF_MRSFS (b2, E1-00EH) to out-
put all zeros, to indicate the frame position or to output the same pulse
as MRSCFS. The PERTS_RSFS (b3, E1-00EH) and REF_MRSFS (b2,
E1-00EH) of the eight framers should be set to the same value. When it
is defined to indicate the frame position, MRSFS can only indicate the
first bit of a Basic Frame of the selected first framer no matter what is set
in the ROHM, BRXSMFP, BRXCMFP, ALTIFP (b3, b2, b1, b0, E1-011H).
MRSSIG[1:2] *
MRSD[1:2] *
MRSFS[1:2] *
Receive
System
Interface
Frame
Processor
DPLL
FIFO
The Other Four of the Framer #1~#8
DPLL
Frame
Processor
DPLL
FIFO
Frame
Processor
DPLL
FIFO
Elastic
Store
Any Four of the Framer #1~#8
LRD[1:8]
LRCK[1:8]
MRSCCK
MRSCFS *
Note: * MRSCFS, MRSD, MRSFS, MRSSIG are timed to MRSCCK
Table 15: Active Edge Selection of MRSCCK (in E1 Receive
Multiplexed Mode)
the Bit Determining the Active Edge of MRSCCK
MRSCFS
FE (b3, E1-010H)
MRSFS
MRSD
DE (b4, E1-010H)
MRSSIG
Note:
If the setting in the FE (b3, E1-010H) and DE (b4, E1-010H) is different, MRSFS will be
one clock edge ahead of MRSD.
The FE (b3, E1-010H) and DE (b4, E1-010H) of all eight framers should be configured to
the same value.
There is a special case when the CMS (b2, E1-010H) is logic 1 and the DE (b4, E1-
010H) is equal to FE (b3, E1-010H). The RSD_RSCFS_EDGE (b5, E1-014H) is invalid
and the signals on the MRSD, MRSSIG and MRSFS pins are updated on the first active
edge of MRSCCK.
相关PDF资料 |
PDF描述 |
|---|---|
| SST89E54RC-33-C-NJE | IC MCU 8BIT 17KB FLASH 44PLCC |
| SST89E52RC-33-C-NJE | IC MCU 8BIT 9KB FLASH 44PLCC |
| PIC16F1936T-I/MV | IC MCU 8BIT 14KB FLASH 28UQFN |
| VE-27J-IX-S | CONVERTER MOD DC/DC 36V 75W |
| VE-27H-IX-S | CONVERTER MOD DC/DC 52V 75W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IDT82V2108PXG | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 类别:集成电路 (IC) >> 接口 - 控制器 系列:- 标准包装:4,900 系列:- 控制器类型:USB 2.0 控制器 接口:串行 电源电压:3 V ~ 3.6 V 电流 - 电源:135mA 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:36-VFQFN 裸露焊盘 供应商设备封装:36-QFN（6x6） 包装:* 其它名称:Q6396337A |
| IDT82V2108PXG8 | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 类别:集成电路 (IC) >> 接口 - 控制器 系列:- 标准包装:4,900 系列:- 控制器类型:USB 2.0 控制器 接口:串行 电源电压:3 V ~ 3.6 V 电流 - 电源:135mA 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:36-VFQFN 裸露焊盘 供应商设备封装:36-QFN（6x6） 包装:* 其它名称:Q6396337A |
| IDT82V2604 | 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:INVERSE MULTIPLEXING FOR ATM IDT82V2604 |
| IDT82V2604BB | 功能描述:IC INVERSE MUX 4CH ATM 208-BGA RoHS:否 类别:集成电路 (IC) >> 接口 - 专用 系列:- 标准包装:3,000 系列:- 应用:PDA，便携式音频/视频，智能电话 接口:I²C，2 线串口 电源电压:1.65 V ~ 3.6 V 封装/外壳:24-WQFN 裸露焊盘 供应商设备封装:24-QFN 裸露焊盘（4x4） 包装:带卷 (TR) 安装类型:表面贴装 产品目录页面:1015 (CN2011-ZH PDF) 其它名称:296-25223-2 |
| IDT82V2604BBG | 功能描述:IC INVERSE MUX 4CH ATM 208-BGA RoHS:是 类别:集成电路 (IC) >> 接口 - 专用 系列:- 标准包装:3,000 系列:- 应用:PDA，便携式音频/视频，智能电话 接口:I²C，2 线串口 电源电压:1.65 V ~ 3.6 V 封装/外壳:24-WQFN 裸露焊盘 供应商设备封装:24-QFN 裸露焊盘（4x4） 包装:带卷 (TR) 安装类型:表面贴装 产品目录页面:1015 (CN2011-ZH PDF) 其它名称:296-25223-2 |
发布紧急采购，3分钟左右您将得到回复。