参数资料
型号: IDT82V2108PX8
厂商: IDT, Integrated Device Technology Inc
文件页数: 266/292页
文件大小: 0K
描述: IC FRAMER T1/J1/E1 8CH 128-PQFP
标准包装: 500
控制器类型: T1/E1/J1 调帧器
接口: 并联
电源电压: 2.97 V ~ 3.63 V
电流 - 电源: 160mA
工作温度: -40°C ~ 85°C
安装类型: 表面贴装
封装/外壳: 128-BFQFP
供应商设备封装: 128-PQFP(14x20)
包装: 带卷 (TR)
其它名称: 82V2108PX8
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页当前第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页
IDT82V2108
T1 / E1 / J1 OCTAL FRAMER
Functional Description
65
March 5, 2009
3.13.1.4
Parity Check
In all the above four modes, parity check is calculated over the bits
in the previous Basic Frame and the result is inserted into the first bit
(MSB) of TS0 on the TSDn/MTSD pin. The even parity or odd parity is
chosen by the TPTYP (b7, E1-01AH) and whether the first bit of TS0 is
calculated or not is determined by the PTY_EXTD (b3, E1-01AH). The
parity error event will be captured by the TDI (b5, E1-01AH). The parity
error will cause an interrupt on the INT pin if the TPTYE (b6, E1-01AH) is
enabled.
3.13.1.5
Offset
In the Transmit Clock Slave mode and Transmit Multiplexed mode,
time slot offset is enabled by setting a non-zero value into the
TSOFF[6:0] (b6~0, E1-01BH). The time slot offset is between TSCFS/
MTSCFS and the start of the corresponding frame to be transmitted on
TSDn/MTSD. The time slot offset can be set in both single clock mode
(CMS [b2, E1-018H] = 0) and double clock mode (CMS [b2, E1-018H] =
1).
In all the above four modes, bit offset is enabled by setting a non-
zero value into the BOFF[2:0] (b2~0, E1-01CH). In the Transmit Clock
Slave mode and Transmit Multiplexed mode, the bit offset is between
TSCFS/MTSCFS and the start of the corresponding frame to be trans-
mitted on TSDn/MTSD. The bit offset can be set in both single clock
mode (CMS [b2, E1-018H] = 0) and double clock mode (CMS [b2, E1-
018H] = 1). However, if the CHI (b3, E1-01CH) is logic 0, the bit offset
value equals the setting in the BOFF[2:0] (b2~0, E1-01CH). That is,
‘000’ in the BOFF[2:0] (b2~0, E1-01CH) means no bit offset; ‘001’ in the
BOFF[2:0] (b2~0, E1-01CH) means one bit offset, and so on (refer to the
examples in Figure 48 and Figure 49). If the CHI (b3, E1-01CH) is logic
1, the bit offset configured in the BOFF[2:0] (b2~0, E1-01CH) meets the
Concentration Highway Interface (CHI) specification (refer to Table 31
and Table 32). The CER (clock edge receive) is counted from the active
edge of TSCFS/MTSCFS (refer to the examples in Figure 50 and
Figure 51). When the bit offset is configured, the signal on TSSIGn/
MTSSIG or the pulse on TSFSn is aligned to RSDn/MRSD. In Transmit
Clock Master mode, the bit offset is between TSFSn and the start of the
corresponding frame to be transmitted on TSDn. In this case, the CHI
specification is not supported and the bit offset value equals the setting
in the BOFF[2:0] (b2~0, E1-01CH) (refer to the example in Figure 52).
Figure 48. Transmit Bit Offset in E1 Mode - 1
1
23
45
6
7
8
1
2
345
6
7
8
1
23
4
For example: in Transmit Clock Slave mode, CMS (b2, E1-018H) = 0, DE (b4, E1-018H) = 0, FE (b3, E1-018H) = 0:
TSCFS
TSCCKB
TSDn
The CHI (b3, E1-01CH) = 0 and the bit offset is 0:
TS31
TS0
TS2
The bit offset is set as: CHI (b3, E1-01CH) = 0, BOFF[2:0] (b2~0, E1-01CH) = 010; i.e. 2-bit offset:
1
23
456
7
8
1
23
45
6
7
8
1
23
4
TS31
TS0
TS2
TSDn
相关PDF资料
PDF描述
SST89E54RC-33-C-NJE IC MCU 8BIT 17KB FLASH 44PLCC
SST89E52RC-33-C-NJE IC MCU 8BIT 9KB FLASH 44PLCC
PIC16F1936T-I/MV IC MCU 8BIT 14KB FLASH 28UQFN
VE-27J-IX-S CONVERTER MOD DC/DC 36V 75W
VE-27H-IX-S CONVERTER MOD DC/DC 52V 75W
相关代理商/技术参数
参数描述
IDT82V2108PXG 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 类别:集成电路 (IC) >> 接口 - 控制器 系列:- 标准包装:4,900 系列:- 控制器类型:USB 2.0 控制器 接口:串行 电源电压:3 V ~ 3.6 V 电流 - 电源:135mA 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:36-VFQFN 裸露焊盘 供应商设备封装:36-QFN(6x6) 包装:* 其它名称:Q6396337A
IDT82V2108PXG8 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 类别:集成电路 (IC) >> 接口 - 控制器 系列:- 标准包装:4,900 系列:- 控制器类型:USB 2.0 控制器 接口:串行 电源电压:3 V ~ 3.6 V 电流 - 电源:135mA 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:36-VFQFN 裸露焊盘 供应商设备封装:36-QFN(6x6) 包装:* 其它名称:Q6396337A
IDT82V2604 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:INVERSE MULTIPLEXING FOR ATM IDT82V2604
IDT82V2604BB 功能描述:IC INVERSE MUX 4CH ATM 208-BGA RoHS:否 类别:集成电路 (IC) >> 接口 - 专用 系列:- 标准包装:3,000 系列:- 应用:PDA,便携式音频/视频,智能电话 接口:I²C,2 线串口 电源电压:1.65 V ~ 3.6 V 封装/外壳:24-WQFN 裸露焊盘 供应商设备封装:24-QFN 裸露焊盘(4x4) 包装:带卷 (TR) 安装类型:表面贴装 产品目录页面:1015 (CN2011-ZH PDF) 其它名称:296-25223-2
IDT82V2604BBG 功能描述:IC INVERSE MUX 4CH ATM 208-BGA RoHS:是 类别:集成电路 (IC) >> 接口 - 专用 系列:- 标准包装:3,000 系列:- 应用:PDA,便携式音频/视频,智能电话 接口:I²C,2 线串口 电源电压:1.65 V ~ 3.6 V 封装/外壳:24-WQFN 裸露焊盘 供应商设备封装:24-QFN 裸露焊盘(4x4) 包装:带卷 (TR) 安装类型:表面贴装 产品目录页面:1015 (CN2011-ZH PDF) 其它名称:296-25223-2