- 您现在的位置：买卖IC网 > PDF目录377488 > IDT82V3288 (Integrated Device Technology, Inc.) WAN PLL PDF资料下载
参数资料
| 型号： | IDT82V3288 |
| 厂商： | Integrated Device Technology, Inc. |
| 英文描述： | WAN PLL |
| 中文描述： | 广域网锁相环 |
| 文件页数： | 40/170页 |
| 文件大小： | 1053K |
| 代理商： | IDT82V3288 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页当前第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页
IDT82V3288
WAN PLL
Functional Description
40
June 22, 2006
3.12
T0 / T4 APLL
A T0 APLL and a T4 APLL are provided for a better jitter and wander
performance of the device output clocks.
The bandwidths of the T0/T4 APLL are set by the T0_APLL_BW[1:0]
/ T4_APLL_BW[1:0] bits respectively. The lower the bandwidth is, the
better the jitter and wander performance of the T0/T4 APLL output are.
The input of the T0/T4 APLL can be derived from one of the T0 and
T4 DPLL outputs, as selected by the T0_APLL_PATH[3:0] /
T4_APLL_PATH[3:0] bits respectively.
Both the APLL and DPLL outputs are provided for selection for the
device output.
3.13
OUTPUT CLOCKS & FRAME SYNC SIGNALS
The device supports 11 output clocks and 2 frame sync output sig-
nals altogether.
3.13.1
OUTPUT CLOCKS
The device provides 11 output clocks.
According to the output port technology, the output ports support the
following technologies:
AMI;
PECL/LVDS;
CMOS.
OUT1 ~ OUT5 and OUT9 output a CMOS signal.
OUT6 and OUT7 output a PECL or LVDS signal, as selected by the
OUT6_PECL_LVDS bit and the OUT7_PECL_LVDS bit respectively.
OUT8 outputs an AMI signal.
OUT622 and OUT155 output a PECL signal.
The outputs on OUT1 ~ OUT7 are variable, depending on the signals
derived from the T0/T4 DPLL and T0/T4 APLL outputs, and the corre-
sponding OUTn_PATH_SEL[3:0] bits (1
≤
n
≤
7). The derived signal can
be from the T0/T4 DPLL and T0/T4 APLL outputs, as selected by the
corresponding OUTn_PATH_SEL[3:0] bits (1
≤
n
≤
7). If the signal is
derived from one of the T0/T4 DPLL outputs, please refer to
Table 24
for
the output frequency. If the signal is derived from the T0/T4 APLL output,
please refer to
Table 25
for the output frequency.
The output on OUT8 is derived from T0 or T4 DPLL 77.76 MHz path,
as selected by the OUT8_PATH_SEL bit. After being divided automati-
cally, the output is of 64 kHz + 8 kHz or 64 kHz + 8 kHz + 0.4 kHz, as
selected by the 400HZ_SEL bit. Its duty cycle is 50:50 or 5:8, as deter-
mined by the AMI_OUT_DUTY bit.
The output on OUT9 is derived from T0 or T4 DPLL 16E1/16T1 path,
as selected by the OUT9_PATH_SEL bit. After being divided automati-
cally, the output is of 2.048 MHz or 1.544 MHz, as selected by the
IN_SONET_SDH bit.
The outputs on OUT8 and OUT9 can be enabled or disabled, or may
be affected by the status of the T4 input clock. It is determined by the
OUT8_EN / OUT9_EN and T4_INPUT_FAIL
1
/ T4_INPUT_FAIL
2
bits.
Refer to
Table 26
.
The outputs on OUT1 to OUT7 and OUT9 can be inverted, as deter-
mined by the corresponding OUTn_INV bit (1
≤
n
≤
7 or n = 9).
The outputs on OUT622 and OUT155 are derived from the T0 APLL
output. After internal automatic process, a 622.08 MHz and 155.52 MHz
differential signal are output respectively.
All the output clocks derived from T0/T4 selected input clock are
aligned with the T0/T4 selected input clock respectively every 125 μs
period.
Table 23: Related Bit / Register in Chapter 3.12
Bit
Register
Address (Hex)
T0_APLL_BW[1:0]
T4_APLL_BW[1:0]
T0_APLL_PATH[3:0]
T4_APLL_PATH[3:0]
T0_T4_APLL_BW_CNFG
6A
T0_DPLL_APLL_PATH_CNFG
T4_DPLL_APLL_PATH_CNFG
55
60
相关PDF资料 |
PDF描述 |
|---|---|
| IDT82V3288BC | WAN PLL |
| IDT82V3288BCG | WAN PLL |
| IDT85304-01 | LOW SKEW, 1-TO-5 DIFFERENTIAL-TO-3.3V LVPECL FANOUT BUFFER |
| IDT85304 | LOW SKEW, 1-TO-5 DIFFERENTIAL-TO-3.3V LVPECL FANOUT BUFFER |
| IDT88P8344 | SPI EXCHANGE 4 x SPI-3 TO SPI-4 Issue 1.0 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IDT82V3288BC | 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:WAN PLL |
| IDT82V3288BCG | 功能描述:IC PLL WAN 3E STRATUM 2 208CABGA RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:1,500 系列:- 类型:时钟缓冲器/驱动器 PLL:是 主要目的:- 输入:- 输出:- 电路数:- 比率 - 输入:输出:- 差分 - 输入:输出:- 频率 - 最大:- 电源电压:3.3V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:28-SSOP（0.209"，5.30mm 宽） 供应商设备封装:28-SSOP 包装:带卷 (TR) 其它名称:93786AFT |
| IDT82V3352 | 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:SYNCHRONOUS ETHERNET WAN PLL |
| IDT82V3355 | 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:SYNCHRONOUS ETHERNET WAN PLL |
| IDT82V3355DKG | 功能描述:IC PLL WAN SYNC ETH 64-TQFP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:1,500 系列:- 类型:时钟缓冲器/驱动器 PLL:是 主要目的:- 输入:- 输出:- 电路数:- 比率 - 输入:输出:- 差分 - 输入:输出:- 频率 - 最大:- 电源电压:3.3V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:28-SSOP（0.209"，5.30mm 宽） 供应商设备封装:28-SSOP 包装:带卷 (TR) 其它名称:93786AFT |
发布紧急采购，3分钟左右您将得到回复。