- 您现在的位置：买卖IC网 > PDF目录377488 > IDT82V3288 (Integrated Device Technology, Inc.) WAN PLL PDF资料下载
参数资料
| 型号： | IDT82V3288 |
| 厂商： | Integrated Device Technology, Inc. |
| 英文描述： | WAN PLL |
| 中文描述： | 广域网锁相环 |
| 文件页数： | 67/170页 |
| 文件大小： | 1053K |
| 代理商： | IDT82V3288 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页当前第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页
IDT82V3288
WAN PLL
Programming Information
67
June 22, 2006
7.2
REGISTER DESCRIPTION
7.2.1
GLOBAL CONTROL REGISTERS
ID[7:0] - Device ID 1
71
OUT7_FREQ_CNFG - Output Clock 7
Frequency Configuration
OUT8_FREQ_CNFG - Output Clock 8
Frequency Configuration & Output
Clock 6, 7 & 9 Invert Configuration
OUT9_FREQ_CNFG - Output Clock 9
Frequency Configuration & Output
Clock 1 ~ 5 Invert Configuration
FR_MFR_SYNC_CNFG - Frame Sync
& Multiframe Sync Output Configura-
tion
OUT7_PATH_SEL[3:0]
OUT7_DIVIDER[3:0]
P 144
72
OUT8_PAT
H_SEL
OUT8_EN
T4_INPUT
_FAIL
AMI_OUT_
DUTY
400HZ_SE
L
OUT9_INV OUT7_INV OUT6_INV
P 145
73
OUT9_PAT
H_SEL
OUT9_EN
T4_INPUT
_FAIL
OUT5_INV OUT4_INV OUT3_INV OUT2_INV OUT1_INV
P 146
74
IN_2K_4K_
8K_INV
8K_EN
2K_EN
2K_8K_PU
L_POSITI
ON
8K_INV
8K_PUL
2K_INV
2K_PUL
P 147
PBO & Phase Offset Control Registers
78
PHASE_MON_PBO_CNFG - Phase
Transient Monitor & PBO Configura-
tion
PHASE_OFFSET[7:0]_CNFG - Phase
Offset Configuration 1
PHASE_OFFSET[9:8]_CNFG - Phase
Offset Configuration 2
IN_NOISE
_WINDOW
-
PH_MON_
EN
PH_MON_
PBO_EN
PH_TR_MON_LIMT[3:0]
P 148
7A
PH_OFFSET[7:0]
P 148
7B
PH_OFFS
ET_EN
-
-
-
-
-
PH_OFFSET[9:8]
P 149
Synchronization Configuration Registers
SYNC_BY
PASS
7C
SYNC_MONITOR_CNFG - Sync Mon-
itor Configuration
SYNC_PHASE_CNFG - Sync Phase
Configuration
SYNC_MON_LIMT[2:0]
-
-
-
-
P 150
7D
-
-
SYNC_PH3[1:0]
SYNC_PH2[1:0]
SYNC_PH1[1:0]
P 151
Table 43: Register List and Map (Continued)
Address
(Hex)
Register Name
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
Reference
Page
Address: 00H
Type: Read
Default Value: 10001000
Bit
Name
Description
7 - 0
ID[7:0]
Refer to the description of the ID[15:8] bits (b7~0, 01H).
7
6
5
4
3
2
1
0
ID7
ID6
ID5
ID4
ID3
ID2
ID1
ID0
相关PDF资料 |
PDF描述 |
|---|---|
| IDT82V3288BC | WAN PLL |
| IDT82V3288BCG | WAN PLL |
| IDT85304-01 | LOW SKEW, 1-TO-5 DIFFERENTIAL-TO-3.3V LVPECL FANOUT BUFFER |
| IDT85304 | LOW SKEW, 1-TO-5 DIFFERENTIAL-TO-3.3V LVPECL FANOUT BUFFER |
| IDT88P8344 | SPI EXCHANGE 4 x SPI-3 TO SPI-4 Issue 1.0 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IDT82V3288BC | 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:WAN PLL |
| IDT82V3288BCG | 功能描述:IC PLL WAN 3E STRATUM 2 208CABGA RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:1,500 系列:- 类型:时钟缓冲器/驱动器 PLL:是 主要目的:- 输入:- 输出:- 电路数:- 比率 - 输入:输出:- 差分 - 输入:输出:- 频率 - 最大:- 电源电压:3.3V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:28-SSOP（0.209"，5.30mm 宽） 供应商设备封装:28-SSOP 包装:带卷 (TR) 其它名称:93786AFT |
| IDT82V3352 | 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:SYNCHRONOUS ETHERNET WAN PLL |
| IDT82V3355 | 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:SYNCHRONOUS ETHERNET WAN PLL |
| IDT82V3355DKG | 功能描述:IC PLL WAN SYNC ETH 64-TQFP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:1,500 系列:- 类型:时钟缓冲器/驱动器 PLL:是 主要目的:- 输入:- 输出:- 电路数:- 比率 - 输入:输出:- 差分 - 输入:输出:- 频率 - 最大:- 电源电压:3.3V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:28-SSOP（0.209"，5.30mm 宽） 供应商设备封装:28-SSOP 包装:带卷 (TR) 其它名称:93786AFT |
发布紧急采购，3分钟左右您将得到回复。