- 您现在的位置：买卖IC网 > PDF目录377488 > IDT82V3288 (Integrated Device Technology, Inc.) WAN PLL PDF资料下载
参数资料
| 型号： | IDT82V3288 |
| 厂商： | Integrated Device Technology, Inc. |
| 英文描述： | WAN PLL |
| 中文描述： | 广域网锁相环 |
| 文件页数： | 47/170页 |
| 文件大小： | 1053K |
| 代理商： | IDT82V3288 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页当前第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页
IDT82V3288
WAN PLL
Functional Description
47
June 22, 2006
3.17
POWER SUPPLY FILTERING TECHNIQUES
Figure 14. IDT82V3288 Power Decoupling Scheme
To achieve optimum jitter performance, power supply filtering is
required to minimize supply noise modulation of the output clocks. The
common sources of power supply noise are switch power supplies and
the high switching noise from the outputs to the internal PLL. The
82V3288 provides separate VDDA power pins for the internal analog
PLL, VDD_DIFF, VDD_155 and VDD_622 for the high-speed output
driver circuits and VDDD and VDD_AMI pins for the core logic as well as
I/O driver circuits.
To minimize switching power supply noise generated by the switch-
ing regulator, the power supply output should be filtering with sufficient
bulk capacity to minimize ripple and 0.1 uF (0402 case size, ceramic)
capacitors to filter out the switching transients.
For the 82V3288, the decoupling for VDDA, VDD_DIFF, VDD_155,
VDD_622, VDD_AMI and VDDD are handled individually. VDDA,
VDD_DIFF, VDD_155, VDD_622, VDD_AMI and VDDD should be indi-
vidually connected to the power supply plane through vias, and bypass
capacitors should be used for each pin. Figure 14 illustrated how bypass
capacitor and ferrite bead should be connected to power pins.
The analog and high-speed output driver circuits power supply
VDDA, VDD_DIFF, VDD_155 and VDD_622 should have low imped-
ance. This can be achieved by using one 10 uF (1210 case size,
ceramic) and at least sixteen 0.1 uF (0402 case size, ceramic) capaci-
tors in parallel. The 0.1 uF (0402 case size, ceramic) capacitors must be
placed right next to the VDDA, VDD_DIFF, VDD_155 and VDD_622 pins
as close as possible. Note that the 10 uF capacitor must be of 1210
case size, and it must be ceramic for lowest ESR (Effective Series
Resistance) possible. The 0.1uF should be of case size 0402, this offers
the lowest ESL (Effective Series Inductance) to achieve low impedance
towards the high speed range.
For VDDD and VDD_AMI, at least twenty-seven 0.1 uF (0402 case
size, ceramic) and one 10 uF (1210 case size, ceramic) capacitors are
recommended. The 0.1 uF capacitors should be placed as close to the
VDDD and VDD_AMI pins as possible.
Please refer to evaluation board schematic for details.
3.3V
IDT82V3288
3.3V
10
μ
F
GND
VDDA
VDDD
SLF7028T-100M1R1
0.1
μ
F
10
μ
F
VDD_DIFF
0.1
μ
F
0.1
μ
F
0.1
μ
F
0.1
μ
F
0.1
μ
F
0.1
μ
F
0.1
μ
F
VDD_AMI
VDD_155
VDD_622
16 0.1uF capacitors
27 0.1uF capacitors
D2, D4, E2,
K4, L4, A6,
D7, D8
R9, R10,
R12, R13
M2, N2
R6, R7
P3, T3
F2, F4, G3, J1, K2, H2,
H3, M13, M16, N13, P14,
F16, H16, J13, K13, K16,
A10, D12, D13, F14, A8,
B8, D10, A2, A4
B1, B3, B5, B7, B9, C2,
C7, C8, D1, D5, D6, D9,
D11, E4, E13, F13, G2,
G4, G7, G8, G9, G10,
G13, G15, H1, H4, H7,
H8, H9, H10, H13, H14,
J2, J4, J7, J8, J9, J10,
J15, K3, K7, K8, K9, K10,
K14, L13, L15, M3, M4,
M14, N3, N4, N5, N6, N7,
N8, N9, N10, N11, N12,
N15, P1, P2, P5, P6, P7,
P8, P9, P10, R3, R5, R8,
R11, R15, T5, T8, T11,
T14
SLF7028T-100M1R1
相关PDF资料 |
PDF描述 |
|---|---|
| IDT82V3288BC | WAN PLL |
| IDT82V3288BCG | WAN PLL |
| IDT85304-01 | LOW SKEW, 1-TO-5 DIFFERENTIAL-TO-3.3V LVPECL FANOUT BUFFER |
| IDT85304 | LOW SKEW, 1-TO-5 DIFFERENTIAL-TO-3.3V LVPECL FANOUT BUFFER |
| IDT88P8344 | SPI EXCHANGE 4 x SPI-3 TO SPI-4 Issue 1.0 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IDT82V3288BC | 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:WAN PLL |
| IDT82V3288BCG | 功能描述:IC PLL WAN 3E STRATUM 2 208CABGA RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:1,500 系列:- 类型:时钟缓冲器/驱动器 PLL:是 主要目的:- 输入:- 输出:- 电路数:- 比率 - 输入:输出:- 差分 - 输入:输出:- 频率 - 最大:- 电源电压:3.3V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:28-SSOP（0.209"，5.30mm 宽） 供应商设备封装:28-SSOP 包装:带卷 (TR) 其它名称:93786AFT |
| IDT82V3352 | 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:SYNCHRONOUS ETHERNET WAN PLL |
| IDT82V3355 | 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:SYNCHRONOUS ETHERNET WAN PLL |
| IDT82V3355DKG | 功能描述:IC PLL WAN SYNC ETH 64-TQFP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:1,500 系列:- 类型:时钟缓冲器/驱动器 PLL:是 主要目的:- 输入:- 输出:- 电路数:- 比率 - 输入:输出:- 差分 - 输入:输出:- 频率 - 最大:- 电源电压:3.3V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:28-SSOP（0.209"，5.30mm 宽） 供应商设备封装:28-SSOP 包装:带卷 (TR) 其它名称:93786AFT |
发布紧急采购，3分钟左右您将得到回复。