- 您现在的位置：买卖IC网 > Datasheet目录331 > IPT-C2H-NIOS (Altera)C2H COMPILER FOR NIOS II Datasheet资料下载
参数资料
| 型号： | IPT-C2H-NIOS |
| 厂商： | Altera |
| 文件页数： | 24/138页 |
| 文件大小： | 0K |
| 描述： | C2H COMPILER FOR NIOS II |
| 标准包装： | 1 |
| 系列： | Nios®II |
| 类型： | Nios II |
| 功能： | C 到硬件编译器 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页当前第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页
Typical Design Flow
Typical Design
Flow
A typical design flow using the C2H Compiler to accelerate a function
involves the following steps:
1.
2.
3.
4.
5.
6.
7.
8.
Develop and debug your application or algorithm in C targeting a
Nios II processor system.
Profile the code to identify the areas that would benefit from
hardware acceleration.
Isolate the code you want to accelerate into an individual C
function.
Specify the function you want to accelerate in the Nios II IDE.
Rebuild the project in the Nios II IDE.
Profile the results in hardware, or observe estimates from the C2H
report in the Nios II IDE.
If the results do not meet the design requirements, modify the C
source code and system architecture (for example, the memory
topology).
Return to Step 5, and iterate.
The typical C2H Compiler design flow is an iterative process of
accelerating a function, comparing the performance to design
requirements, and modifying C code to improve results. If you start with
C code that is not optimized for the C2H Compiler, the first iteration of
acceleration might not dramatically improve performance. Further
iterations, modifying the C code for optimal hardware structure, often
improve the final results significantly over the first pass results.
f
This tutorial does not describe techniques for optimizing hardware
accelerator performance. For further information on optimizing
C2H Compiler results, refer to the Accelerating Nios II Systems with the
C2H Compiler Tutorial .
Software Requirements
The C2H Compiler in evaluation mode is installed as part of the Altera ?
Quartus ? II Complete Design Suite. You can download the Quartus II
Complete Design Suite free from the Altera website. Visit
www.altera.com and click Download .
2–2
Nios II C2H Compiler User Guide
9.1
Altera Corporation
November 2009
相关PDF资料 |
PDF描述 |
|---|---|
| IPTR-DSPBUILDER | DSP BUILDER SOFTWARE |
| IR11662SPBF | IC CNTROL SMART RECTIFIER 8-SOIC |
| IR1166STRPBF | IC MOSFET DRIVER N-CH 200V 8SOIC |
| IR11672ASPBF | IC MOSFET DRIVER 200V 8-SOIC |
| IR1167ASTRPBF | IC SMART SECONDARY DRIVER 8-SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPT-DSPBUILDER | 功能描述:开发软件 DSP Builder MATLAB SIMULINK RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPTE-75GF-1000-70D | 制造商: 功能描述: 制造商:undefined 功能描述: |
| IPTG06A18-11SZC | 制造商:GLENAIR 制造商全称:Glenair, Inc. 功能描述:Straight Plug Connector with Backshell to Accommodate |
| IPTG06A18-11SZCPH16 | 制造商:GLENAIR 制造商全称:Glenair, Inc. 功能描述:Straight Plug Connector |
| IPTG06A18-11SZCPHM18 | 制造商:GLENAIR 制造商全称:Glenair, Inc. 功能描述:Straight Plug Connector |
发布紧急采购，3分钟左右您将得到回复。