- 您现在的位置：买卖IC网 > PDF目录369885 > LXT386LE PCM TRANSCEIVER|QUAD|CEPT PCM-30/E-1|CMOS|QFP|100PIN|PLASTIC PDF资料下载
参数资料
| 型号： | LXT386LE |
| 英文描述： | PCM TRANSCEIVER|QUAD|CEPT PCM-30/E-1|CMOS|QFP|100PIN|PLASTIC |
| 中文描述： | 的PCM收发器|四|优税PCM-30/E-1 |的CMOS | QFP封装| 100引脚|塑料 |
| 文件页数： | 40/80页 |
| 文件大小： | 1112K |
| 代理商： | LXT386LE |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页当前第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页
LXT384
—
Octal T1/E1/J1 Transceiver
40
Datasheet
Global Control
Register
GCR
R/W
Reserved
RAISEN
CDIS
CODEN FIFO64
JACF
JASEL1 JASEL0
Pulse Shaping
Indirect Address
Register
PSIAD R/W
Reserved
Reserved
Reserved
Reserved
Reserved
LENAD2 LENAD1 LENAD0
Pulse Shaping
Data Register
PSDAT R/W
Reserved
Reserved
Reserved
Reserved
Reserved
LEN2
LEN1
LEN0
Output Enable
Register
OER
R/W
OE7
OE6
OE5
OE4
OE3
OE2
OE1
OE0
AIS Status
Register
AIS
R
AIS7
AIS6
AIS5
AIS4
AIS3
AIS2
AIS1
AIS0
AIS Interrupt
Enable
AISIE
R/W
AISIE
7 AISIE6 AISIE5 AISIE4
AISIE3
AISIE2
AISIE1
AISIE0
AIS Interrupt
Status
AISIS
R
AISIS7
AISIS6 AISIS5 AISIS4
AISIS3
AISIS2
AISIS1
AISIS0
Table 8. ID Register, ID (00h)
Bit
Name
Function
7-0
ID7-ID0
This register contains a unique revision code and is mask programmed.
For Rev. A4, 00h
For Rev. A5, 15h
Table 9. Analog Loopback Register, ALOOP (01h)
Bit
Name
Function
7-0
AL7-AL0
Setting a bit to
“
1
”
enables analog local loopback for transceivers 7- 0 respectively.
Table 10. Remote Loopback Register, RLOOP (02h)
Bit
Name
Function
7-0
RL7-RL0
Setting a bit to
“
1
”
enables remote loopback for transceivers 7-0 respectively.
Table 11. TAOS Enable Register, TAOS (03h)
Bit
1
Name
Function
2
7-0
TAOS7-TAOS0
Setting a bit to
“
1
”
causes a continuous stream of marks to be sent out at the TTIP and
TRING pins of the respective transceiver 7-0.
1. On power up all register bits are set to
“
0
”
.
2. MCLK is used as timing reference. If MCLK is not available then the channel TCLK is used as the
reference.This feature is not available in data recovery and line driver mode (MCLK= High and TCLK =
High).
Table 7. Register Bit Names (Sheet 2 of 2)
Register
Bit
Name
Sym
RW
7
6
5
4
3
2
1
0
相关PDF资料 |
PDF描述 |
|---|---|
| LXT388LE | PCM TRANSCEIVER|DUAL|CEPT PCM-30/E-1|CMOS|QFP|100PIN|PLASTIC |
| LXT400JE | Hermetically Sealed, 3.3V, High Speed, High CMR, Logic Gate Optocoupler |
| LXT6155LE | Telecomm/Datacomm |
| LXT6251A | ATM/SONET MAPPER|CMOS|QFP|208PIN|PLASTIC |
| LXT903PC | LAN Transceiver |
相关代理商/技术参数 |
参数描述 |
|---|---|
| LXT388LE | 制造商:未知厂家 制造商全称:未知厂家 功能描述:PCM TRANSCEIVER|DUAL|CEPT PCM-30/E-1|CMOS|QFP|100PIN|PLASTIC |
| LXT400 | 制造商:LVL1 制造商全称:LVL1 功能描述:All Rate Extended Range Switched 56/DDS Transceiver |
| LXT400JE | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Transceiver Circuit For Telecommunications |
| LXT441 | 制造商:LVL1 制造商全称:LVL1 功能描述:Switched 56/DDS Integrated DSU/CSU |
| LXT6155 | 制造商:INTEL 制造商全称:Intel Corporation 功能描述:155 Mbps SDH/SONET/ATM Transceiver |
发布紧急采购，3分钟左右您将得到回复。