- 您现在的位置：买卖IC网 > PDF目录369885 > LXT388LE PCM TRANSCEIVER|DUAL|CEPT PCM-30/E-1|CMOS|QFP|100PIN|PLASTIC PDF资料下载
参数资料
| 型号： | LXT388LE |
| 英文描述： | PCM TRANSCEIVER|DUAL|CEPT PCM-30/E-1|CMOS|QFP|100PIN|PLASTIC |
| 中文描述： | 的PCM收发器|双|优税PCM-30/E-1 |的CMOS | QFP封装| 100引脚|塑料 |
| 文件页数： | 43/80页 |
| 文件大小： | 1112K |
| 代理商： | LXT388LE |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页当前第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页
Octal T1/E1/J1 Transceiver
—
LXT384
Datasheet
43
Table 23. Global Control Register, GCR (0Fh)
Bit
1
Name
Function
0
JASEL0
These bits determine the jitter attenuator position:
1
JASEL1
2
JACF
This bit determines the jitter attenuator low limit 3dB corner frequency. Refer to the
Jitter Attenuator specifications for details. See
Table 42 on page 59
.
3
FIFO64
This bit determines the jitter attenuator FIFO depth:
0 = 32 bit
1 = 64 bit
4
CODEN
This bit selects the zero suppression code for unipolar operation mode:
0 = B8ZS/HDB3 (T1/E1 respectively)
1 = AMI
5
CDIS
This bit controls enables/disables the short circuit protection feature:
0 = enabled
1 = disabled
6
RAISEN
This bit controls automatic AIS insertion in the receive path when LOS occurs:
0 = Receive AIS insertion disabled on LOS
1 = RPOS/RNEG = AIS on LOS
Note: this feature is not available in data recovery mode (MCLK=High). Disable AIS
interrupts when changing this bit value to prevent inadvertent interrupts.
7
-
Reserved.
1. On power-on reset the register is set to
“
0
”
.
Table 24. Pulse Shaping Indirect Address Register, PSIAD (10h)
Bit
1
Name
Function
0-2
LENAD 0-2
The three bit value written to these bits determine the channel to be addressed. Data
can be read from (written to) the Pulse Shaping Data Register (PSDAT).
LENAD 0-2 Channel LENAD 0-2 Channel
0h 0 4h 4
1h 1 5h 5
2h 2 6h 6
3h 3 7h 7
3 -
7
-
Reserved.
1. On power-on reset the register is set to
“
0
”
.
JASEL0
JASEL1
JA Position
1
0
Transmit Path
1
1
Receive Path
0
x
Disabled
相关PDF资料 |
PDF描述 |
|---|---|
| LXT400JE | Hermetically Sealed, 3.3V, High Speed, High CMR, Logic Gate Optocoupler |
| LXT6155LE | Telecomm/Datacomm |
| LXT6251A | ATM/SONET MAPPER|CMOS|QFP|208PIN|PLASTIC |
| LXT903PC | LAN Transceiver |
| LXT905LC | Laser Mouse VCSEL Assembly Clip |
相关代理商/技术参数 |
参数描述 |
|---|---|
| LXT400 | 制造商:LVL1 制造商全称:LVL1 功能描述:All Rate Extended Range Switched 56/DDS Transceiver |
| LXT400JE | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Transceiver Circuit For Telecommunications |
| LXT441 | 制造商:LVL1 制造商全称:LVL1 功能描述:Switched 56/DDS Integrated DSU/CSU |
| LXT6155 | 制造商:INTEL 制造商全称:Intel Corporation 功能描述:155 Mbps SDH/SONET/ATM Transceiver |
| LXT6155LE | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Telecomm/Datacomm |
发布紧急采购，3分钟左右您将得到回复。