- 您现在的位置：买卖IC网 > PDF目录45228 > MC68HC11E20VFN2 (FREESCALE SEMICONDUCTOR INC) 8-BIT, MROM, 2 MHz, MICROCONTROLLER, PQCC52 PDF资料下载
参数资料
| 型号： | MC68HC11E20VFN2 |
| 厂商： | FREESCALE SEMICONDUCTOR INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, MROM, 2 MHz, MICROCONTROLLER, PQCC52 |
| 封装： | PLASTIC, LCC-52 |
| 文件页数： | 226/242页 |
| 文件大小： | 1672K |
| 代理商： | MC68HC11E20VFN2 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页当前第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页
Resets and Interrupts
M68HC11E Family Data Sheet, Rev. 5.1
84
Freescale Semiconductor
5.3.2 Memory Map
After reset, the INIT register is initialized to $01, mapping the RAM at $00 and the control registers at
$1000.
For the MC68HC811E2, the CONFIG register resets to $FF. EEPROM mapping bits (EE[3:0]) place the
EEPROM at $F800. Refer to the memory map diagram for MC68HC811E2 in Chapter 2 Operating Modes
5.3.3 Timer
During reset, the timer system is initialized to a count of $0000. The prescaler bits are cleared, and all
output compare registers are initialized to $FFFF. All input capture registers are indeterminate after reset.
The output compare 1 mask (OC1M) register is cleared so that successful OC1 compares do not affect
any I/O pins. The other four output compares are configured so that they do not affect any I/O pins on
successful compares. All input capture edge-detector circuits are configured for capture disabled
operation. The timer overflow interrupt flag and all eight timer function interrupt flags are cleared. All nine
timer interrupts are disabled because their mask bits have been cleared.
The I4/O5 bit in the PACTL register is cleared to configure the I4/O5 function as OC5; however, the
OM5:OL5 control bits in the TCTL1 register are clear so OC5 does not control the PA3 pin.
5.3.4 Real-Time Interrupt (RTI)
The real-time interrupt flag (RTIF) is cleared and automatic hardware interrupts are masked. The rate
control bits are cleared after reset and can be initialized by software before the real-time interrupt (RTI)
system is used.
5.3.5 Pulse Accumulator
The pulse accumulator system is disabled at reset so that the pulse accumulator input (PAI) pin defaults
to being a general-purpose input pin.
5.3.6 Computer Operating Properly (COP)
The COP watchdog system is enabled if the NOCOP control bit in the CONFIG register is cleared and
disabled if NOCOP is set. The COP rate is set for the shortest duration timeout.
5.3.7 Serial Communications Interface (SCI)
The reset condition of the SCI system is independent of the operating mode. At reset, the SCI baud rate
control register (BAUD) is initialized to $04. All transmit and receive interrupts are masked and both the
transmitter and receiver are disabled so the port pins default to being general-purpose I/O lines. The SCI
frame format is initialized to an 8-bit character size. The send break and receiver wakeup functions are
disabled. The TDRE and TC status bits in the SCI status register (SCSR) are both 1s, indicating that there
is no transmit data in either the transmit data register or the transmit serial shift register. The RDRF, IDLE,
OR, NF, FE, PF, and RAF receive-related status bits in the SCI control register 2 (SCCR2) are cleared.
5.3.8 Serial Peripheral Interface (SPI)
The SPI system is disabled by reset. The port pins associated with this function default to being
general-purpose I/O lines.
相关PDF资料 |
PDF描述 |
|---|---|
| MC68HC11E9BCB3 | 8-BIT, MROM, 3 MHz, MICROCONTROLLER, PDIP56 |
| MC68HC711E20CFU2 | 8-BIT, OTPROM, 2 MHz, MICROCONTROLLER, PQFP64 |
| MC68S711E9CFN2 | 8-BIT, OTPROM, 2 MHz, MICROCONTROLLER, PQCC52 |
| MC68HC11E9MPB2 | 8-BIT, MROM, 2 MHz, MICROCONTROLLER, PQFP52 |
| MC68HC711E9CFS2 | 8-BIT, UVPROM, 2 MHz, MICROCONTROLLER, CQCC52 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68HC11E20VFU2 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Microcontrollers |
| MC68HC11E9 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:M68HC11E Series Programming Reference Guide |
| MC68HC11E9B3 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:8-channel, 8-bit analog-to-digital (A/D) converter |
| MC68HC11E9BCB2 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Microcontrollers |
| MC68HC11E9BCB3 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:8-channel, 8-bit analog-to-digital (A/D) converter |
发布紧急采购，3分钟左右您将得到回复。