参数资料
型号: MC68HC11E20VFN2
厂商: FREESCALE SEMICONDUCTOR INC
元件分类: 微控制器/微处理器
英文描述: 8-BIT, MROM, 2 MHz, MICROCONTROLLER, PQCC52
封装: PLASTIC, LCC-52
文件页数: 230/242页
文件大小: 1672K
代理商: MC68HC11E20VFN2
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页当前第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页
Resets and Interrupts
M68HC11E Family Data Sheet, Rev. 5.1
88
Freescale Semiconductor
5.5.1 Interrupt Recognition and Register Stacking
An interrupt can be recognized at any time after it is enabled by its local mask, if any, and by the global
mask bit in the CCR. Once an interrupt source is recognized, the CPU responds at the completion of the
instruction being executed. Interrupt latency varies according to the number of cycles required to
complete the current instruction. When the CPU begins to service an interrupt, the contents of the CPU
registers are pushed onto the stack in the order shown in Table 5-5. After the CCR value is stacked, the
I bit and the X bit, if XIRQ is pending, are set to inhibit further interrupts. The interrupt vector for the highest
priority pending source is fetched and execution continues at the address specified by the vector. At the
Table 5-4. Interrupt and Reset Vector Assignments
Vector Address
Interrupt Source
CCR
Mask Bit
Local
Mask
FFC0, C1 – FFD4, D5
Reserved
FFD6, D7
SCI serial system
SCI receive data register full
SCI receiver overrun
SCI transmit data register empty
SCI transmit complete
SCI idle line detect
I
RIE
TIE
TCIE
ILIE
FFD8, D9
SPI serial transfer complete
I
SPIE
FFDA, DB
Pulse accumulator input edge
I
PAII
FFDC, DD
Pulse accumulator overflow
I
PAOVI
FFDE, DF
Timer overflow
I
TOI
FFE0, E1
Timer input capture 4/output compare 5
I
I4/O5I
FFE2, E3
Timer output compare 4
I
OC4I
FFE4, E5
Timer output compare 3
I
OC3I
FFE6, E7
Timer output compare 2
I
OC2I
FFE8, E9
Timer output compare 1
I
OC1I
FFEA, EB
Timer input capture 3
I
IC3I
FFEC, ED
Timer input capture 2
I
IC2I
FFEE, EF
Timer input capture 1
I
IC1I
FFF0, F1
Real-time interrupt
I
RTII
FFF2, F3
IRQ (external pin)
I
None
FFF4, F5
XIRQ pin
X
None
FFF6, F7
Software interrupt
None
FFF8, F9
Illegal opcode trap
None
FFFA, FB
COP failure
None
NOCOP
FFFC, FD
Clock monitor fail
None
CME
FFFE, FF
RESET
None
相关PDF资料
PDF描述
MC68HC11E9BCB3 8-BIT, MROM, 3 MHz, MICROCONTROLLER, PDIP56
MC68HC711E20CFU2 8-BIT, OTPROM, 2 MHz, MICROCONTROLLER, PQFP64
MC68S711E9CFN2 8-BIT, OTPROM, 2 MHz, MICROCONTROLLER, PQCC52
MC68HC11E9MPB2 8-BIT, MROM, 2 MHz, MICROCONTROLLER, PQFP52
MC68HC711E9CFS2 8-BIT, UVPROM, 2 MHz, MICROCONTROLLER, CQCC52
相关代理商/技术参数
参数描述
MC68HC11E20VFU2 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Microcontrollers
MC68HC11E9 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:M68HC11E Series Programming Reference Guide
MC68HC11E9B3 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:8-channel, 8-bit analog-to-digital (A/D) converter
MC68HC11E9BCB2 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Microcontrollers
MC68HC11E9BCB3 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:8-channel, 8-bit analog-to-digital (A/D) converter