- 您现在的位置：买卖IC网 > PDF目录17039 > MPC8313E-RDBB (Freescale Semiconductor)BOARD CPU 8313E VER 2.1 PDF资料下载
参数资料
| 型号： | MPC8313E-RDBB |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 79/99页 |
| 文件大小： | 0K |
| 描述： | BOARD CPU 8313E VER 2.1 |
| 标准包装： | 1 |
| 系列： | PowerQUICC II™ PRO |
| 类型： | MPU |
| 适用于相关产品： | MPC8313E |
| 所含物品： | 板 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页当前第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页
MPC8313E PowerQUICC II Pro Processor Hardware Specifications, Rev. 4
80
Freescale Semiconductor
As described in Section 20, “Clocking,” the LBCM, DDRCM, and SPMF parameters in the reset
configuration word low and the CFG_CLKIN_DIV configuration input signal select the ratio between the
primary clock input (SYS_CLK_IN or PCI_SYNC_IN) and the internal coherent system bus clock
(csb_clk). This table shows the expected frequency values for the CSB frequency for select csb_clk to
SYS_CLK_IN/PCI_SYNC_IN ratios.
0100
4
0101
5
0110
6
0111–1111
Reserved
Note:
1. If RCWL[DDRCM] and RCWL[LBCM] are both cleared, the system
PLL VCO frequency = (CSB frequency) × (System PLL VCO Divider).
2. If either RCWL[DDRCM] or RCWL[LBCM] are set, the system PLL
VCO frequency = 2 × (CSB frequency) × (System PLL VCO Divider).
3. The VCO divider needs to be set properly so that the System PLL
VCO frequency is in the range of 450–750 MHz
Table 66. CSB Frequency Options
CFG_CLKIN_DIV
at Reset1
1 CFG_CLKIN_DIV select the ratio between SYS_CLK_IN and PCI_SYNC_OUT.
SPMF
csb_clk :Input
Clock Ratio2
2 SYS_CLK_IN is the input clock in host mode; PCI_CLK is the input clock in agent mode.
Input Clock Frequency (MHz)2
24
25
33.33
66.67
csb_clk Frequency (MHz)
High
0010
2:1
133
High
0011
3:1
100
High
0100
4:1
100
133
High
0101
5:1
120
125
167
High
0110
6:1
144
150
Low
0010
2:1
133
Low
0011
3:1
100
Low
0100
4:11
100
133
Low
0101
5:1
120
125
167
Low
0110
6:1
144
150
Table 65. System PLL Multiplication Factors (continued)
RCWL[SPMF]
System PLL
Multiplication Factor
相关PDF资料 |
PDF描述 |
|---|---|
| STD12W-T | WIRE & CABLE MARKERS |
| STD12W-X | WIRE & CABLE MARKERS |
| STD12W-F | WIRE & CABLE MARKERS |
| STD12W-G | WIRE & CABLE MARKERS |
| 0210490261 | CABLE JUMPER 1.25MM .102M 20POS |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MPC8313E-RDBB | 制造商:Freescale Semiconductor 功能描述:; LEADED PROCESS COMPATIBLE:YES; PEAK RE |
| MPC8313E-RDBC | 功能描述:开发板和工具包 - 其他处理器 8313E CPU board Ver 2.2 RoHS:否 制造商:Freescale Semiconductor 产品:Development Systems 工具用于评估:P3041 核心:e500mc 接口类型:I2C, SPI, USB 工作电源电压: |
| MPC8313EVRADD | 制造商:Freescale Semiconductor 功能描述:MPC83XX RISC 32-BIT 90NM 333MHZ 1V/1.8V/2.5V/3.3V 516-PIN TE - Trays |
| MPC8313EVRADDB | 功能描述:微处理器 - MPU PBGA W/ ENCR RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MPC8313EVRADDC | 功能描述:微处理器 - MPU 8313 REV2.2 W/ENC RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
发布紧急采购，3分钟左右您将得到回复。