收藏本站
参数资料
型号： OR4E043BM416-DB
厂商： LATTICE SEMICONDUCTOR CORP
元件分类： FPGA
英文描述： FPGA, 1296 CLBS, 380000 GATES, PBGA416
封装： PLASTIC, FBGA-416
文件页数： 139/151页
文件大小： 2680K
代理商： OR4E043BM416-DB
88
Lattice Semiconductor
Data Sheet
September, 2002
ORCA Series 4 FPGAs
TimingCharacteristics(continued)
Table53.SecondaryCLK(SCLK)Setup/HoldTimewithouton-chipPLLs(Pin-to-Pin)
OR4Exxx industrial: VDD15 = 1.425 V to 1.575 V, VDD33 = 3.0 V to 3.6 V, VDDIO = 3.0 V to 3.6 V, –40 °C
< TJ
< +85 °C.
Notes:
1. Thepin-to-pintimingparametersinthistablewillmatchORCAFoundryiftheclockdelaymultiplierinthesetuppreferenceissetto0.95for
setuptimeand1.05forholdtime.
2. Timingiswithouttheuseofthephase-lockedloops(PLLs)orPIOinputFFcyclestealingdelays(whichcanprovidereductionsinsetuptime
attheexpenseofholdtime).
3. Thissetup/holdtimeisforafullyroutedclocktreethatusesthesecondaryclocknetwork.ItincludesboththeLVTTL(3.3V)inputclockbuffer
delay,theclockroutingtothePIOCLKinput,thesetup/holdtimeofthePIOFF(withthedatainputdelaydisabled)andthe
LVTTL(3.3V)inputdatabuffertoPIOFFdelay.AnSCLKinputclockcanbeatanyinputpin.
4. FortimingimprovementsusingotherI/Obuffertypesfortheinputclockbufferorinputdatabuffer,seeTable45.
5. TheORT8850HFPSChasslightlyreducedperformancefromthevaluesinthistable.ORCAFoundrywillreporttheactualdelayvaluesfor
alldevices,includingtheORT8850Hinthisarrangement.
5-4847(F).b
Figure50.InputtoSecondaryCLKSetup/HoldTime
Description
Device
Speed
Unit
-1
-2
-3
Min
Max
Min
Max
Min
Max
InputtoSCLKSetupTime(Inputwithin6
PICsofSCLKinput),FastCaptureEnabled
All
5.95
—
5.54
—
5.06
—
ns
InputtoSCLKSetupTime(Inputwithin6
PICsofSCLKinput),NoInputDataDelay
All
0.00
—
0.00
—
0.00
—
ns
ReducedSetupTimepereachextra6PICs
perclockroutedirection.
All
0.36
—
0.38
—
0.34
—
ns
InputtoSCLKHoldTime(Inputwithin6
PICsofSCLKinput),FastCaptureEnabled
All
0.00
—
0.00
—
0.00
—
ns
InputtoSCLKHoldTime(Inputwithin6
PICsofSCLKinput),NoInputDataDelay
All
3.07
—
3.04
—
2.74
—
ns
AdditionalHoldTimepereachextra6PICs
perclockroutedirection.
All
0.36
—
0.38
—
0.34
—
ns
InputDelayAdjustmentsfromPIOCycle
Stealing(typicallyusedtoreducesetuptime
bytheminvalueshown):
OneDelayCell
TwoDelayCells
ThreeDelayCells
ICYCDEL1
ICYCDEL2
ICYCDEL3
—
0.89
1.64
2.43
—
0.70
1.29
1.98
—
0.64
1.18
1.80
ns
Q
D
SCLK
INPUT
PIOFF
相关PDF资料
PDF描述
OR4E043BM680-DB FPGA, 1296 CLBS, 380000 GATES, PBGA680
OR4E061BA352-DB FPGA, 2024 CLBS, 515000 GATES, PBGA352
OR4E061BM680-DB FPGA, 2024 CLBS, 515000 GATES, PBGA680
OR4E062BA352-DB FPGA, 2024 CLBS, 515000 GATES, PBGA352
OR4E062BM680-DB FPGA, 2024 CLBS, 515000 GATES, PBGA680
相关代理商/技术参数
参数描述
OR4E04-3BM680C 功能描述:FPGA - 现场可编程门阵列 10368 LUT 466 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
OR4E06 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:ORCASeries 4 FPGAs
OR4E06-1BA352C 功能描述:FPGA - 现场可编程门阵列 16192 LUT 466 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
OR4E06-1BA352I 功能描述:FPGA - 现场可编程门阵列 16192 LUT 466 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
OR4E06-1BM680C 功能描述:FPGA - 现场可编程门阵列 16192 LUT 466 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*