- 您现在的位置：买卖IC网 > PDF目录69326 > S1D13505F00A100 CRT OR FLAT PNL GRPH DSPL CTLR, PQFP128 PDF资料下载
参数资料
| 型号： | S1D13505F00A100 |
| 元件分类： | 显示控制器 |
| 英文描述： | CRT OR FLAT PNL GRPH DSPL CTLR, PQFP128 |
| 封装： | QFP15-128 |
| 文件页数： | 107/192页 |
| 文件大小： | 3311K |
| 代理商： | S1D13505F00A100 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页当前第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页
5: PINS
1-18
EPSON
S1D13505F00A HARDWARE FUNCTIONAL
SPECIFICATION (X23A-A-001-12)
LCD Interface
CRT Interface
Table 5-3 LCD Interface Pin Descriptions
Pin Name
Type
Pin #
Cell
RESET#
State
Description
FPDAT[15:0]
O
95–88,
86–79
CN3
Output
Panel data bus. Not all pins are used for some panels - see “Table 5-9
LCD Interface Pin Mapping” for details. Unused pins are driven low.
FPFRAME
O
73
CN3
Output
Frame pulse
FPLINE
O
74
CN3
Output
Line pulse
FPSHIFT
O
77
CO3
Output
Shift clock
LCDPWR
O
75
CO1
Output
if MD[10]=0
1
if MD[10]=1
LCD power control output. The active polarity of this output is
selected by the state of MD10 at the rising edge of RESET# - see “5.3
Summary of Conguration Options”. This output is controlled by the
power save mode circuitry - see “15 Power Save Modes” for details.
DRDY
O
76
CN3
Output
This is a multi-purpose pin:
For TFT/D-TFD panels this is the display enable output (DRDY).
For passive LCD with Format 1 interface this is the 2nd Shift Clock
(FPSHIFT2).
For all other LCD panels this is the LCD backplane bias signal
(MOD).
See “Table 5-9 LCD Interface Pin Mapping” and REG[02h] for details.
Table 5-4 Clock Input Pin Description
Pin Name
Type
Pin #
Cell
RESET#
State
Description
HRTC
IO
107
CN3
Output
Horizontal retrace signal for CRT
VRTC
IO
108
CN3
Output
Vertical retrace signal for CRT
RED
O
100
A
Analog output for CRT color Red
GREEN
O
103
A
Analog output for CRT color Green
BLUE
O
105
A
Analog output for CRT color Blue
IREF
I
101
A
Current reference for DAC - see Analog Pins. This pin must be left
unconnected if the DAC is not needed.
相关PDF资料 |
PDF描述 |
|---|---|
| S1S60000F00A100 | 1 CHANNEL(S), 2M bps, LOCAL AREA NETWORK CONTROLLER, PQFP100 |
| S202T01 | TRIGGER OUTPUT SOLID STATE RELAY, 3000 V ISOLATION-MAX |
| S102T01 | TRIGGER OUTPUT SOLID STATE RELAY, 3000 V ISOLATION-MAX |
| S3C4510BXX-QE | 32-BIT, 50 MHz, RISC MICROCONTROLLER, PQFP208 |
| S3C72E8XX-QX | 4-BIT, MROM, 6 MHz, MICROCONTROLLER, PQFP100 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| S1D13505F00A200 | 功能描述:LCD 驱动器 LCD Controllers RoHS:否 制造商:Maxim Integrated 数位数量:4.5 片段数量:30 最大时钟频率:19 KHz 工作电源电压:3 V to 3.6 V 最大工作温度:+ 85 C 最小工作温度:- 20 C 封装 / 箱体:PDIP-40 封装:Tube |
| S1D13506 | 制造商:EPSON 制造商全称:EPSON 功能描述:S1D13506 Color LCD/CRT/TV Controller |
| S1D13506F00A | 制造商:EPSON 制造商全称:EPSON 功能描述:LCD Controller ICs |
| S1D13506F00A100 | 制造商:Epson Electronics America Inc 功能描述:LCD DRVR 3V/3.3V/5V 80-Pin TQFP |
| S1D13506F00A200 | 功能描述:显示驱动器和控制器 (SVGA) 800x600 LCD Controller RoHS:否 制造商:Panasonic Electronic Components 工作电源电压:2.7 V to 5.5 V 最大工作温度: 安装风格:SMD/SMT 封装 / 箱体:QFN-44 封装:Reel |
发布紧急采购，3分钟左右您将得到回复。