收藏本站
参数资料
型号： S1D13806F00A
元件分类： 显示控制器
英文描述： CRT OR FLAT PNL GRPH DSPL CTLR, PQFP144
封装： QFP-144
文件页数： 173/352页
文件大小： 3748K
代理商： S1D13806F00A
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页当前第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页
10: 2D BITBLT ENGINE
2-54
EPSON
S1D13806 SERIES PROGRAMMING NOTES
AND EXAMPLES (X28B-G-003-01)
If data is sourced from the CPU, then bit 0 is used for byte alignment within a 16-bit word and the
other address bits are ignored. In pattern fill operation, the BitBLT Source Start Address is defined
by the following equation:
Source Start Address Register = Pattern Base Address + Pattern Line Offset + Pixel Offset.
The following table shows how Source Start Address Register is defined for 8 and 16 bpp color
depths:
The BitBLT Destination Start Address Registers form a 21-bit register that specifies the destination
start address for the BitBLT operation selected by the BitBLT Operation Register (REG[103h]). The
destination address represents the upper left corner of the BitBLT rectangle (lower right corner of
the BitBLT rectangle for Move BitBLT in Negative Direction).
Table 10-3 BitBLT Source Start Address Selection
Color Format
Pattern Base Address[20:0]
Pattern Line Offset[2:0]
Pixel Offset[3:0]
8 bpp
BitBLT Source Start Address[20:6], 6’b0 BitBLT Source Start Address[5:3]
1’b0, BitBLT Source Start
Address[2:0]
16 bpp
BitBLT Source Start Address[20:7], 7’b0 BitBLT Source Start Address[6:4]
BitBLT Source Start Address[3:0]
REG[108h] BitBLT Destination Start Address Register 0
BitBLT
Destination
Start Address
Bit 7
BitBLT
Destination
Start Address
Bit 6
BitBLT
Destination
Start Address
Bit 5
BitBLT
Destination
Start Address
Bit 4
BitBLT
Destination
Start Address
Bit 3
BitBLT
Destination
Start Address
Bit 2
BitBLT
Destination
Start Address
Bit 1
BitBLT
Destination
Start Address
Bit 0
REG[109h] BitBLT Destination Start Address Register 1
BitBLT
Destination
Start Address
Bit 15
BitBLT
Destination
Start Address
Bit 14
BitBLT
Destination
Start Address
Bit 13
BitBLT
Destination
Start Address
Bit 12
BitBLT
Destination
Start Address
Bit 11
BitBLT
Destination
Start Address
Bit 10
BitBLT
Destination
Start Address
Bit 9
BitBLT
Destination
Start Address
Bit 8
REG[10Ah] BitBLT Destination Start Address Register 2
n/a
BitBLT
Destination
Start Address
Bit 20
BitBLT
Destination
Start Address
Bit 19
BitBLT
Destination
Start Address
Bit 18
BitBLT
Destination
Start Address
Bit 17
BitBLT
Destination
Start Address
Bit 16
相关PDF资料
PDF描述
S1D13A05B00B 320 X 320 PIXELS CRT OR FLAT PNL GRPH DSPL CTLR, PBGA121
S1D13A05F00A100 320 X 320 PIXELS CRT OR FLAT PNL GRPH DSPL CTLR, PBGA121
S1R72005F00A300 UNIVERSAL SERIAL BUS CONTROLLER, PQFP64
S1R72105F00A000 SCSI BUS CONTROLLER, PQFP100
S1R72803F00A100 1 CHANNEL(S), 400M bps, SERIAL COMM CONTROLLER, PQFP100
相关代理商/技术参数
参数描述
S1D13806F00A100 制造商:Epson Electronics America Inc 功能描述:
S1D13A03B00B 制造商:EPSON 制造商全称:EPSON 功能描述:LCD Controller ICs
S1D13A03B00B200 功能描述:IC LCD COMPANION 112K 121-PFBGA RoHS:否 类别:集成电路 (IC) >> PMIC - 显示器驱动器 系列:- 产品培训模块:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 标准包装:2,500 系列:- 显示器类型:真空荧光 (VF) 配置:5 x 7（矩阵） 接口:串行 数字或字符:- 电流 - 电源:3.5mA 电源电压:2.7 V ~ 3.6 V 工作温度:-40°C ~ 125°C 安装类型:表面贴装 封装/外壳:16-SSOP（0.154"，3.90mm 宽） 供应商设备封装:16-QSOP 包装:带卷 (TR)
S1D13A03F00A 制造商:EPSON 制造商全称:EPSON 功能描述:LCD Controller ICs
S1D13A04B00B 制造商:EPSON 制造商全称:EPSON 功能描述:LCD Controller ICs
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*