参数资料
型号: S71WS128NB0BFWAJ
厂商: SPANSION LLC
元件分类: 存储器
英文描述: SPECIALTY MEMORY CIRCUIT, PBGA84
封装: 8 X 11.60 MM, 1.20 MM HEIGHT, LEAD FREE, FBGA-84
文件页数: 82/214页
文件大小: 3554K
代理商: S71WS128NB0BFWAJ
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页当前第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页
170
1.8V 128Mb CellularRAM Type 2
cellram_04_A0 May 16, 2005
Advan c e
Inf o rmation
29.3
Bus Configuration Register
7KH%&5GHILQHVKRZ WKH&HOOXODU5$0 GHYLFHLQWHUDFWVZLWKWKHV\VWHPPHPRU\EXV3DJHPRGH
RSHUDWLRQ LV HQDEOHG E\ D ELW FRQWDLQHG LQ WKH 5&5 7DEOH GHVFULEHV WKH FRQWURO ELWV LQ WKH
%&5$WSRZHUXS WKH %&5LVVHWWR')K
7KH %&5 LV DFFHVVHG ZLWK &5( +LJK DQG $>@
E RU WKURXJK WKH UHJLVWHU DFFHVV VRIWZDUH
VHTXHQFHZLWK'4
K RQWKHWKLUGF\FOH
1RWH %XUVW ZUDS DQG OHQJWKDSSO\ WR 5HDG DQG:ULWH RSHUDWLRQV RQO\
A13
13
12
11
0
Latency
Counter
Initial
Latency
3
2
1
WAIT
Polarity
4
5
WAIT
Configuration (WC)
6
7
8
Drive Strength
Burst
Wrap (BW)*
14
A12 A11
A10
A9
A8
A7
A6
A5
A4
A3
A2 A1 A0
0
1
Operating Mode
Synchronous burst access mode
Asynchronous access mode (default)
BCR[12] BCR[11]
Latency Counter
BCR[13]
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Code 0–Reserved
Code 1–Reserved
Code 2
Code 3 (Default)
Code 4
Code 5
Code 6
Code 7–Reserved
0
1
WAIT Polarity
Active LOW
Active HIGH (default)
BCR[10]
0
1
WAIT Configuration
Asserted during delay
Asserted one data cycle before delay (default)
Drive Strength
Full
1/2 (default)
1/4
Reserved
BCR[5]
0
1
BCR[4]
0
1
0
1
0
1
Initial Access Latency
Variable (default)
Fixed
BCR[14]
Burst Wrap (Note 1)
Burst wraps within the burst length
Burst no wrap (default)
BCR[3]
BCR[1] BCR[0]
Burst Length (Note 1)
BCR[2]
15
Burst
Length (BL)*
Reserved
9
10
Operating
Mode
Reserved
22–20
A14
A15
A[17:16]
0
1
0
Register Select
Select RCR
Select BCR
Select DIDR
19–18
17–16
Register
Select
Reserved
A[19:18]
A[22:20]
Reserved
Must be set to 0
All must be set to 0
BCR[8]
BCR[15]
BCR[19]
0
1
BCR[18]
0
1
0
1
0
1
0
1
Others
1
0
1
0
1
4 words
8 words
16 words
32 words
Continuous burst (default)
Reserved
Setting is ignored
(Default to 0)
相关PDF资料
PDF描述
S71WS128NC0BFWAK SPECIALTY MEMORY CIRCUIT, PBGA84
S29CL032J0RQFN112 1M X 32 FLASH 3.3V PROM, 48 ns, PQFP80
S71GL128NC0BFWAT2 SPECIALTY MEMORY CIRCUIT, PBGA84
SST38VF6401-90-4C-EKE 4M X 16 FLASH 2.7V PROM, 90 ns, PDSO48
SMKK-67142V-55SC 2K X 8 DUAL-PORT SRAM, 55 ns, CQFP48
相关代理商/技术参数
参数描述
S71WS128NC0 制造商:SPANSION 制造商全称:SPANSION 功能描述:Stacked Multi-Chip Product (MCP)
S71WS128PB0HH3SR0 制造商:Spansion 功能描述:IC MCP 128/32P - Trays
S71WS128PC0HF3SR3 制造商:Spansion 功能描述:Combo Mem 8Mx16 Flash + 4Mx16 PSRAM 1.8V 84-Pin FBGA T/R 制造商:Spansion 功能描述:SPZS71WS128PC0HF3SR3 IC MCP 128/64P
S71WS256JA0BAW2Y0 制造商:SPANSION 制造商全称:SPANSION 功能描述:Stacked Multi-Chip Product (MCP)
S71WS256JA0BAW2Y2 制造商:SPANSION 制造商全称:SPANSION 功能描述:Stacked Multi-Chip Product (MCP)