- 您现在的位置：买卖IC网 > PDF目录9967 > SI5110-H-GL (Silicon Laboratories Inc)IC TXRX SONET/SDH LP HS 99LFBGA PDF资料下载
参数资料
| 型号： | SI5110-H-GL |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 36/36页 |
| 文件大小： | 0K |
| 描述： | IC TXRX SONET/SDH LP HS 99LFBGA |
| 标准包装： | 168 |
| 系列： | SiPHY™ |
| 类型： | 收发器 |
| 驱动器/接收器数： | 1/1 |
| 规程： | SONET/SDH |
| 电源电压： | 1.71 V ~ 1.89 V |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 99-LBGA |
| 供应商设备封装： | 99-BGA（11x11） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页当前第36页
Si5110
Rev. 1.5
9
Table 4. AC Characteristics (TXCLK4OUT, TXCLK4IN, TXCLKOUT, TXDIN, TXDOUT)
(VDD = 1.8 V ±5%, TA = –20 to 85 °C)
Parameter
Symbol
Test Condition
Min
Typ
Max
Unit
TXCLKOUT Frequency
fclkout
2.41
—
2.7
GHz
TXCLKOUT Duty Cycle
tch/tcp, Figure 2
40
50
60
%
Output Rise Time
(TXCLKOUT, TXDOUT)
tR
—
50
75
ps
Output Fall Time
(TXCLKOUT, TXDOUT)
tF
—
50
75
ps
TXCLKOUT to TXDOUT Delay
tcd
–42
—
–22
ps
Output Return Loss
100 kHz–2.5 GHz
2.5 GHz–4.0 GHz
—
–12
–10
—
dB
TXCLK4OUT Frequency
fCLKOUT
—
622
675
MHz
TXCLK4OUT Duty Cycle
tch/tcp, Figure 2
40
—
60
%
TXCLK4OUT Rise & Fall Times
tR,tF
100
175
250
ps
TXDIN Setup to TXCLK4IN
tDSIN
300
—
ps
TXDIN Hold from TXCLK4IN
tDHIN
300
—
ps
TXCLK4IN Frequency
fCLKIN
—
622
675
MHz
TXCLK4IN Duty Cycle
tch/tcp, Figure 2
40
—
60
%
TXCLK4IN Rise & Fall Times
tR,tF
100
—
300
ps
Table 5. AC Characteristics (Receiver PLL)
(VDD = 1.8 V ±5%, TA = –20 to 85 °C)
Parameter
Symbol
Test Condition
Min
Typ
Max
Unit
Jitter Tolerance
(RXDIN = 100 mVPPD, PRBS31)
*Note: Instrument Limited
JTOL(PP)
f = 10–600 Hz
15*
—
UIPP
f = 0.6–6 kHz
15*
—
UIPP
f = 6–100 kHz
9*
—
UIPP
f = 100 kHz–1 MHz
0.4
UIPP
f = 1–20 MHz
0.3
—
UIPP
Acquisition Time
TAQ
——
2
ms
Input Reference Clock Frequency
(REFSEL = 1)
RCFREQ
REFRATE = 1
—
155
169
MHz
REFRATE = 0
—
78
84.4
MHz
Reference Clock Duty Cycle
RCDUTY
40
50
60
%
Reference Clock Frequency
Tolerance
RCTOL
–100
—
100
ppm
Frequency Difference at which
Receive PLL goes out of Lock
(REFCLK compared to the
divided down VCO clock)
LOL
610
732
860
ppm
Frequency Difference at which
Receive PLL goes into Lock
(REFCLK compared to the
divided down VCO clock)
LOCK
—
366
240
ppm
Note: Bellcore specifications: GR-253-CORE, Issue 3, September 2000.
相关PDF资料 |
PDF描述 |
|---|---|
| MAX11206EEE+T | IC ADC 20BIT 16QSOP |
| GTC06A-20-18P | CONN PLUG 9POS STRAIGHT W/PINS |
| IDT723634L15PF8 | IC FIFO SYNC 512X36X2 128QFP |
| MAX11626EEE+T | IC ADC 12BIT 4CH 16QSOP |
| IDT72815LB25BG8 | IC FIFO SYNC DUAL 512X18 121BGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SI5110-H-XL4 | 制造商:Silicon Laboratories Inc 功能描述:OC-48 TRANSCEIVER, LIA, CDR, 4:1 MUX, 1:4 DEMUX - Rail/Tube |
| SI5110-H-ZL3 | 制造商:Silicon Laboratories Inc 功能描述:OC-48 TRANSCEIVER, LIA, CDR, 4:1 MUX, 1:4 DEMUX - Rail/Tube |
| SI511BBA200M000BAGR | 制造商:Silicon Laboratories Inc 功能描述:SLLSI511BBA200M000BAGR OSC (200MHZ) |
| SI51210 | 制造商:SILABS 制造商全称:SILABS 功能描述:TWO OUTPUTS FACTORY PROGRAMMABLE CLOCK GENERATOR |
| Si51210-A01AFM | 功能描述:时钟发生器及支持产品 6 TDFN microClockgen SL Clock RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
发布紧急采购，3分钟左右您将得到回复。