- 您现在的位置：买卖IC网 > PDF目录8951 > SI5368B-C-GQ (Silicon Laboratories Inc)IC CLK MULTIPLIER ATTEN 100TQFP PDF资料下载
参数资料
| 型号： | SI5368B-C-GQ |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 15/92页 |
| 文件大小： | 0K |
| 描述： | IC CLK MULTIPLIER ATTEN 100TQFP |
| 标准包装： | 90 |
| 系列： | DSPLL® |
| 类型： | 时钟放大器，振动衰减器 |
| PLL： | 是 |
| 输入： | 时钟 |
| 输出： | CML，CMOS，LVDS，LVPECL |
| 电路数： | 1 |
| 比率 - 输入:输出： | 4:5 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 808MHz |
| 除法器/乘法器： | 无/是 |
| 电源电压： | 1.71 V ~ 3.63 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 100-TQFP |
| 供应商设备封装： | 100-TQFP（14x14） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页当前第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页
Si5368
22
Rev. 1.0
5. Register Map
All register bits that are not defined in this map should always be written with the specified Reset Values. The
writing to these bits of values other than the specified Reset Values may result in undefined device behavior.
Registers not listed, such as Register 64, should never be written to.
Register
D7
D6
D5
D4
D3
D2
D1
D0
0
FREE_RUN
CKOUT_
ALWAYS_
ON
CK_CONFIG
_REG
BYPASS_
REG
1
CK_PRIOR4 [1:0]
CK_PRIOR3 [1:0]
CK_PRIOR2 [1:0]
CK_PRIOR1 [1:0]
2
BWSEL_REG [3:0]
3
CKSEL_REG [1:0]
DHOLD
SQ_ICAL
4
AUTOSEL_REG [1:0]
HIST_DEL [4:0]
5
ICMOS [1:0]
SFOUT2_REG [2:0]
SFOUT1_REG [2:0]
6
SFOUT4_REG [2:0]
SFOUT3_REG [2:0]
7
SFOUT5_REG [2:0]
FOSREFSEL [2:0]
8
HLOG_4 [1:0]
HLOG_3 [1:0]
HLOG_2 [1:0]
HLOG_1 [1:0]
9
HIST_AVG [4:0]
HLOG_5 [1:0]
10
DSBL5_
REG
DSBL4_
REG
DSBL3_
REG
DSBL2_
REG
DSBL1_
REG
11
ALIGN_THR [2:0]
PD_CK4
PD_CK3
PD_CK2
PD_CK1
12
FPW_VALID
FSYNC_
ALIGN_REG
FSYNC_
ALIGN_
MODE
FSYNC_
SWTCH_
REG
FSKEW_
VALID
FSYNC_
SKEW
[16:16]
FSYNC_PW [9:8]
13
FSYNC_PW [7:0]
14
FSYNC_SKEW [15:8]
15
FSYNC_SKEW [7:0]
16
CLAT [7:0]
17
FLAT_VALID
FLAT [14:8]
18
FLAT [7:0]
19
FOS_EN
FOS_THR [1:0]
VALTIME [1:0]
LOCKT [2:0]
20
ALRMOUT_
PIN
CK3_BAD_
PIN
CK2_BAD_
PIN
CK1_BAD_
PIN
LOL_PIN
INT_PIN
21
INCDEC_
PIN
FSYNC_
ALIGN_PIN
CK4_ACTV_
PIN
CK3_ACTV_
PIN
CK2_ACTV_
PIN
CK1_ACTV_
PIN
CKSEL_PIN
22
FSYNC_
ALIGN_POL
FSYNC_
POL
FSYNCOUT
_POL
CK_ACTV_
POL
CK_BAD_
POL
LOL_POL
INT_POL
相关PDF资料 |
PDF描述 |
|---|---|
| VE-B5T-MY-F4 | CONVERTER MOD DC/DC 6.5V 50W |
| MS3456L32-7PW | CONN PLUG 35POS STRAIGHT W/PINS |
| MS3456L32-7P | CONN PLUG 35POS STRAIGHT W/PINS |
| VE-JV3-MZ-F2 | CONVERTER MOD DC/DC 24V 25W |
| VE-JV3-MZ-F1 | CONVERTER MOD DC/DC 24V 25W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SI5368B-C-GQR | 功能描述:时钟合成器/抖动清除器 Precision Clk Xplier Jitter Attn 4In/5Out RoHS:否 制造商:Skyworks Solutions, Inc. 输出端数量: 输出电平: 最大输出频率: 输入电平: 最大输入频率:6.1 GHz 电源电压-最大:3.3 V 电源电压-最小:2.7 V 封装 / 箱体:TSSOP-28 封装:Reel |
| Si5368C-B-GQ | 功能描述:锁相环 - PLL ANY-RATE CLK MULT JITTER ATTEN 5 OUTS RoHS:否 制造商:Silicon Labs 类型:PLL Clock Multiplier 电路数量:1 最大输入频率:710 MHz 最小输入频率:0.002 MHz 输出频率范围:0.002 MHz to 808 MHz 电源电压-最大:3.63 V 电源电压-最小:1.71 V 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:QFN-36 封装:Tray |
| SI5368C-B-GQR | 制造商:Silicon Laboratories Inc 功能描述: |
| Si5368C-C-GQ | 功能描述:锁相环 - PLL ANY-RATE CLK MULT JITTER ATTEN 5 OUTS RoHS:否 制造商:Silicon Labs 类型:PLL Clock Multiplier 电路数量:1 最大输入频率:710 MHz 最小输入频率:0.002 MHz 输出频率范围:0.002 MHz to 808 MHz 电源电压-最大:3.63 V 电源电压-最小:1.71 V 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:QFN-36 封装:Tray |
| SI5368C-C-GQR | 功能描述:时钟合成器/抖动清除器 Precision Clk Xplier Jitter Attn 4In/5Out RoHS:否 制造商:Skyworks Solutions, Inc. 输出端数量: 输出电平: 最大输出频率: 输入电平: 最大输入频率:6.1 GHz 电源电压-最大:3.3 V 电源电压-最小:2.7 V 封装 / 箱体:TSSOP-28 封装:Reel |
发布紧急采购，3分钟左右您将得到回复。